论文部分内容阅读
提出了基于新的整型9／7小波变换的硬件设计方案。整个系统采用流水结构，充分利用硬件存储资源，实现了行列变换的并行处理。同时把常系数乘法优化为较少次数的移位加操作，加快了运算速度，缩小了电路规模。采用VHDL语言对系统进行描述并在QuartusⅡ5．0环境下仿真，经验证满足图像实时处理的要求，为后续实时压缩编码和传输提供了有利条件。