论文部分内容阅读
摘要：基于VHDL的电路系统设计具有设计技术齐全、方法灵活、支持广泛等优点。通过数据选择器的设计实例详细介绍了用VHDL设计电路系统的流程和方法，仿真结果表明满足设计要求，降低了设计难度，提高了工作效率。
关键词：VHDL；电路系统；数据选择器
中图分类号：TN79文献标识码：A文章编号：1009-3044(2007)12-21658-01
The Design of Circuit Systems Based on VHDL
MIN Xiang-guo
(Physics and Electronic Engineering Department,Zaozhuang University,Zaozhuang 277160,China)
Abstract: Designing circuit systems using VHDL has the advantages of comprehensive design technologies,flexible design methods and wide range support. The method and process using VHDL to design circuit system is presented through an example of a multiplexer design. The simulation result shows that it can reduce the design difficulty of digital system and improve efficiency.
Key words: VHDL;circuit system;multiplexer
1 引言
VHDL (Very High Speed Integrated Circuit Hardware Description Language)是美國国防部在20世纪80年代中期开始推出的一种通用的硬件描述语言。作为IEEE的工业标准硬件描述语言，又得到众多EDA公司的支持，VHDL语言在电子工程领域已成为事实上的通用硬件描述语言。VHDL为设计者提供了一种全新的数字系统的设计途径。使用VHDL语言不只是意味着代码的编写，更是为了便于建立层次结构和元件结构的设计，利用VHDL编写的电路模块可被重复利用。故可以简化设计者的设计工作，大大缩短设计时间， 减少硬件设计成本，提高工作效率。
2 VHDL的优点
VHDL主要用于描述数字系统的结构、行为、功能和接口。应用VHDL进行工程设计的优点是多方面的：
(1)具有更强的行为描述能力，是系统设计领域最佳的硬件描述语言。
(2)具有丰富的仿真语句和库函数，使得在任何大系统的设计早期就能查验设计系统的功能可行性，随时可对设计进行仿真模拟。
(3)VHDL语句的行为描述能力和程序结构决定了它具有支持大规模设计的分解和已有设计的再利用功能。该功能能满足市场大规模系统高效、高速的需要，可替代多人甚至多个代发组共同工作。
VHDL的许多优点给硬件设计者带来了极大的方便， 自然被广大用户接受， 得到众多厂商的大力支持。使用VHDL设计数字系统已成为当今电子设计技术的必然趋势[4 ] 。
3 “自顶向下”( Top-Down) 的设计方法
随着数字系统设计规模的急剧加大，“自顶向下”的设计方法成为现代EDA设计的趋势。传统的系统硬件设计方法是采用自下而上的设计方法。即系统硬件的设计是从选择具体元器件开始的，并用这些元器件进行逻辑电路设计，完成系统各独立功能模块设计，然后再将各功能模块连接起来，完成整个系统的硬件设计。而在VHDL的设计中，采用“自顶向下”( Top-Down) 的设计方法，设计常用流程图如图1所示，系统被分解为各个模块的集合后，可以对设计的每个独立模块指派不同的工作小组，这些小组可以工作在不同地点，甚至可以分属不同的单位，最后将不同的模块集成为最终的系统模型，并对其进行综合测试和评价。“自顶向下”设计的基本步骤为:
(1)分析系统的内部结构并进行系统划分，确定各个模块的功能和接口;
(2)编写程序，输入VHDL代码，并将其编译成标准的VHDL文件;
(3)VHDL 源代码进行综合优化处理;
(4)配置，即加载设计规定的编程数据到一个或多个LCA器件中的运行过程，以定义器件内的逻辑功能块和其互连的功能。
(5)下载验证，通过编程器或下载电缆载入将步骤(4) 得到的器件编程文件下载到目标芯片中，以验证设计的正确性。
图1 VHDL工程设计流程图
4 VHDL的设计举例
下面以4选1数据选择器为例说明使用VHDL的设计过程。4选1数据选择器框图如图2所示。
该数据选择器的VHDL描述如下：
entity sel is
port(a,b,c,d,sel_1:IN bit;
out_1:OUT bit);
end sel;
architecture example of sel is
begin
process((a,b,c,d, sel_0, sel_1)
begin
if sel_0=‘0’and sel_1=‘0’then
out_1<=a;
elsef sel_0=‘0’and sel_1=‘1’then
out_1<=b;
elsef sel_0=‘1’and sel_1=‘0’then
out_1<=c;
else
out_1<=d;
end if;
end process;
end example;
利用VHDL强大的仿真功能，经过编译后运行仿真，之后可以产生信号波形，用以分析仿真结果。本例中产生波形如图3所示。仿真结果符合设计功能的要求。
图3
仿真结果
5 结束语
本文以4选1数据选择器设计为例，说明利用VHDL设计电路系统的基本方法和过程。用VHDL语言实现电路的设计过程，是一个以软件设计为主，器件配置相结合的过程。这种软件设计与硬件设计的结合，以一片器件代替由多片小规模集成数字电路组成的电路，其优势已经越来越明显。在进行系统设计时，如果系统比较复杂，所需器件数目多，并要求体积小、速度快、功耗低时，首先应该考虑使用VHDL进行芯片设计，然后再进行整体设计。
参考文献：
[1]Stafan Sjoholm，Lennart Lindh.边计年,薛宏熙.译.用VHDL设计电子线路[M].北京:清华大学出版社,1999.
[2]潘松,黄继业.EDA技术实用教程[M].科学出版社,2002.
[3]侯伯亨,顾新.VHDL硬件描述语言与数字逻辑电路设计[M].西安:西安电子科技大学出版社,2004.
[4]赵晨光.等.VHDL语言在电子设计实践中的应用[J].沈阳航空工业学院学报.2004,21(1):57-59.
[5]张利萍, 胡玉兰. 硬件描述语言VHDL应用设计及实例[J].沈阳工业学院学报,2002,21(2):70-73.
“本文中所涉及到的图表、注解、公式等内容请以PDF格式阅读原文。”
关键词：VHDL；电路系统；数据选择器
中图分类号：TN79文献标识码：A文章编号：1009-3044(2007)12-21658-01
The Design of Circuit Systems Based on VHDL
MIN Xiang-guo
(Physics and Electronic Engineering Department,Zaozhuang University,Zaozhuang 277160,China)
Abstract: Designing circuit systems using VHDL has the advantages of comprehensive design technologies,flexible design methods and wide range support. The method and process using VHDL to design circuit system is presented through an example of a multiplexer design. The simulation result shows that it can reduce the design difficulty of digital system and improve efficiency.
Key words: VHDL;circuit system;multiplexer
1 引言
VHDL (Very High Speed Integrated Circuit Hardware Description Language)是美國国防部在20世纪80年代中期开始推出的一种通用的硬件描述语言。作为IEEE的工业标准硬件描述语言，又得到众多EDA公司的支持，VHDL语言在电子工程领域已成为事实上的通用硬件描述语言。VHDL为设计者提供了一种全新的数字系统的设计途径。使用VHDL语言不只是意味着代码的编写，更是为了便于建立层次结构和元件结构的设计，利用VHDL编写的电路模块可被重复利用。故可以简化设计者的设计工作，大大缩短设计时间， 减少硬件设计成本，提高工作效率。
2 VHDL的优点
VHDL主要用于描述数字系统的结构、行为、功能和接口。应用VHDL进行工程设计的优点是多方面的：
(1)具有更强的行为描述能力，是系统设计领域最佳的硬件描述语言。
(2)具有丰富的仿真语句和库函数，使得在任何大系统的设计早期就能查验设计系统的功能可行性，随时可对设计进行仿真模拟。
(3)VHDL语句的行为描述能力和程序结构决定了它具有支持大规模设计的分解和已有设计的再利用功能。该功能能满足市场大规模系统高效、高速的需要，可替代多人甚至多个代发组共同工作。
VHDL的许多优点给硬件设计者带来了极大的方便， 自然被广大用户接受， 得到众多厂商的大力支持。使用VHDL设计数字系统已成为当今电子设计技术的必然趋势[4 ] 。
3 “自顶向下”( Top-Down) 的设计方法
随着数字系统设计规模的急剧加大，“自顶向下”的设计方法成为现代EDA设计的趋势。传统的系统硬件设计方法是采用自下而上的设计方法。即系统硬件的设计是从选择具体元器件开始的，并用这些元器件进行逻辑电路设计，完成系统各独立功能模块设计，然后再将各功能模块连接起来，完成整个系统的硬件设计。而在VHDL的设计中，采用“自顶向下”( Top-Down) 的设计方法，设计常用流程图如图1所示，系统被分解为各个模块的集合后，可以对设计的每个独立模块指派不同的工作小组，这些小组可以工作在不同地点，甚至可以分属不同的单位，最后将不同的模块集成为最终的系统模型，并对其进行综合测试和评价。“自顶向下”设计的基本步骤为:
(1)分析系统的内部结构并进行系统划分，确定各个模块的功能和接口;
(2)编写程序，输入VHDL代码，并将其编译成标准的VHDL文件;
(3)VHDL 源代码进行综合优化处理;
(4)配置，即加载设计规定的编程数据到一个或多个LCA器件中的运行过程，以定义器件内的逻辑功能块和其互连的功能。
(5)下载验证，通过编程器或下载电缆载入将步骤(4) 得到的器件编程文件下载到目标芯片中，以验证设计的正确性。
图1 VHDL工程设计流程图
4 VHDL的设计举例
下面以4选1数据选择器为例说明使用VHDL的设计过程。4选1数据选择器框图如图2所示。
该数据选择器的VHDL描述如下：
entity sel is
port(a,b,c,d,sel_1:IN bit;
out_1:OUT bit);
end sel;
architecture example of sel is
begin
process((a,b,c,d, sel_0, sel_1)
begin
if sel_0=‘0’and sel_1=‘0’then
out_1<=a;
elsef sel_0=‘0’and sel_1=‘1’then
out_1<=b;
elsef sel_0=‘1’and sel_1=‘0’then
out_1<=c;
else
out_1<=d;
end if;
end process;
end example;
利用VHDL强大的仿真功能，经过编译后运行仿真，之后可以产生信号波形，用以分析仿真结果。本例中产生波形如图3所示。仿真结果符合设计功能的要求。
图3
仿真结果
5 结束语
本文以4选1数据选择器设计为例，说明利用VHDL设计电路系统的基本方法和过程。用VHDL语言实现电路的设计过程，是一个以软件设计为主，器件配置相结合的过程。这种软件设计与硬件设计的结合，以一片器件代替由多片小规模集成数字电路组成的电路，其优势已经越来越明显。在进行系统设计时，如果系统比较复杂，所需器件数目多，并要求体积小、速度快、功耗低时，首先应该考虑使用VHDL进行芯片设计，然后再进行整体设计。
参考文献：
[1]Stafan Sjoholm，Lennart Lindh.边计年,薛宏熙.译.用VHDL设计电子线路[M].北京:清华大学出版社,1999.
[2]潘松,黄继业.EDA技术实用教程[M].科学出版社,2002.
[3]侯伯亨,顾新.VHDL硬件描述语言与数字逻辑电路设计[M].西安:西安电子科技大学出版社,2004.
[4]赵晨光.等.VHDL语言在电子设计实践中的应用[J].沈阳航空工业学院学报.2004,21(1):57-59.
[5]张利萍, 胡玉兰. 硬件描述语言VHDL应用设计及实例[J].沈阳工业学院学报,2002,21(2):70-73.
“本文中所涉及到的图表、注解、公式等内容请以PDF格式阅读原文。”