论文部分内容阅读
通过基于标准单元CBIC设计流程,利用多级流水线技术和函数对称性算法,设计并优化了一种基于ROM结构的直接数字频率综合器（DDFS）。经VCS仿真测试和DC约束综合,该设计工作频率可达175MHz,具有面积小,功耗低等优点。能作为一个IP核,方便地集成到信号发生器、相控雷达、调频通信、声纳系统、软件无线电等领域应用。