论文部分内容阅读
JESD204B协议主要用于数据转换器与现场可编程门阵列(FPGA)之间数据传输的高速串行协议。与传统LVDS接口相比,JESD204B直接与FPGA的GTX接口相连,传输速率相对LVDS每对线提升约10倍,降低了IO的资源消耗及保证正确采样的设计难度。基于JESD204B协议,设计实现了一种多通道高速采集系统。该系统的硬件架构以4片ADC12J2700及1片Xilinx XC7VX485T FPGA为核心电路,并包含了时钟锁相电路、DDR3等外围电路,最高支持2700MSPS采样率,可满足大部分高速雷达