论文部分内容阅读
存储系统已经成为提高计算机系统性能的一个瓶颈。现利用DRAM存储器的访问特性来减少存储器访问操作的平均延迟。首先对存储器行缓冲区的控制策略进行研究，提出了读写分离式页模式预测器，并提出了双饱和计数器预测器和2级预测器等两种预测器方案；然后以SimpleScalar搭建的仿真平台对提出的预测方案进行了性能评估。结果显示，与缓冲区“关”策略相比，平均访问延迟减少了26％，IPC平均提高了4．3％；与缓冲区“开”策略相比，平均访问延迟减少了19．6％，IPC平均提高了2．5％。