论文部分内容阅读
编者按：这是一篇十分难得的维修人员必读的文稿，它用浅显的语言讲述了接收机的原理和信号流程，给出了检测接收机的方法从而判断出接收机的故障。其中理论与实践相结合的检测法是值得借鉴与推广的。
雷霆（航科）430系列卫星数字接收机是一多CA系统卫星接收机，可接收多种CA系统加密卫星数字信号的多系统卫星数字接收机。相对于其它的一些单系统接收机和免费(FTA)接收机，使用雷霆（航科）430接收机的用户能够很方便地自行对其更新不同的CA系统软件，再配用相应的用户接收智能卡，便能够正常接收到天空中大多数卫星上不同的加密系统加扰的卫星数字信号，加之该机具有体积小、操作方便等特点，从而使其成为目前社会拥有量较大的卫星接收机机型之一。
但是，由于雷霆（航科）430卫星接收机有众多的生产制造厂商在进行生产，各厂商在制造工艺、制造技术以及产品制造质量控制管理体系等诸多地方存在着不小的差异，同时随着市场环境的变化，生产制造厂商在产品成本的压力下，使得市场上的雷霆（航科）430卫星接收机的质量每况愈下，雷霆（航科）430卫星接收机的故障发生率也一直高居不下，给众多的用户带来使用的不便。
由于卫星数字接收机电路的复杂性及其维修方法的特殊性，使得许多维修技术人员有所畏难，不知如何着手。为了方便雷霆（航科）430系列卫星数字接收机使用者和维修技术人员对430系列接收机进行检修，笔者结合在数年间所积累的经验，以2004年生产的绿色主板XSAT（航科）430S接收机为蓝本，介绍一些430卫星接收机常见故障的检测技巧和维修方法，以供各位同行参考。
航科430卫星数字接收机的基本构成和信号流程
1、 XSAT430S卫星数字接收机的几大部件：
a、主电路板
b、开关电源板
c、前面板
d、Smart Card卡座
e、机壳（包括前面框、上盖、下底等）
2、主要集成电路（IC）、组件功能见表1
3、 XSAT430S接收机构成及工作信号流程
接收机硬件部分由主芯片、内存、调谐解调器、CA（Conditional Access）读卡卡座、串行接口以及视音频输出等几大部分构成。
卫星数字接收机的信号流程：卫星数字接收机通过天线、LNB接收卫星信号，并进行解调和和信道解码处理，输出MPEG-2多节目传输流数据，送给解复用器，解复用器从MPEG-2传输流数据中抽出一个已打包的信号视音频基本流（PES）数据，包括视频PES，音频PES和辅助数据PES，解复用器中包含一个解扰引擎，可在传输流层和PES层对加扰的数据进行解扰，解复用器输出的是已解扰的视音频PES。视频PES送入视频解码器，取出MPEG-2视频数据并对其解码后，输出到模拟视频编码器，编码成模拟视频信号，再经视频输出电路输出。音频PES送入音频解码器，取出MPEG-2音频数据并对其解码，输出PCM音频数据到音频D/A变换器，音频D/A变换器输出模拟立体声音频信号，经音频输出电路输出。图2是XSAT430S卫星数字接收机信号处理流程示意图。
（1）调谐解调器（TUNER）：天线及LNB对接收的卫星信号进行下变频处理，变频后的中频信号送至接收机一体化调谐解调器，调谐器输入的RF信号范围为950～2150MHz,信号电平是-65～-25dBmV,输出I、Q模拟信号。I、Q信号输入QPSK LINK IC(STV0299)后，经过A/D转换，和各种复杂的数字信道解码（去内码卷织、去卷织交织、ＲＳ解码、去随机化机及同步反转恢复）之后，恢复包含视音频和其他数据信息的传输流（TS流），送到主芯片SC2005的TS流接口；
（2）主芯片：在主芯片中，首先根据CA智能卡所传递的解扰信息对信号流进行解扰，解扰后的TS流根据传输流所传递的标志信息对接收到的传输流进行解复用。复用是相对于信号发送前段的处理过程，是指将多个数字信号流（包括视频和音频），多组数据流复合到一路数据流中，并加上SI(服务信息)和时间标签。解复用是数据流复用处理的逆过程，是指将复合的数据流分解开，取出需要的解码的数字信号流或数据流或SI（服务信息），解复用模块通过PID处理单元对输入的数据进行分析，以提取出相应音频PES数据、视频PES数据、程序特殊信息（PSI）、服务信息（SI）以及私有数据。首先，使用包标识（PID）为0的码流（携带信号清单表（PAT）的码流的包标识（PID）总是被设为“0”）中的信号清单表（PAT）中，找出携带了信号描述表（PMT）的码流的PID值。从此PMT中就可以找出组成该路信号的各PES流PID值。根据这些PID值就可从TS包中将各PES流的数据分接出来，并重新组成各自PES流。程序特殊服务信息、服务信息提取出后供解码用，私有数据直接输出到相应数据接口。解复用模块送出的数据是压缩的视频PES数据和音频PES数据，必须用MPEG-II视频解码器和MPEG-I或MPEG-II的音频解码器对PES数据进行解压缩。解压缩后输出两组信号，一组为MPEG-II视频解码器是根据MPEG-II MP/ML标准将视频信号恢复出来，并以CCIR656标准格式的数字信号送给数字视频编码器的数字视频信号，另一组为音频解码器是根据ISO 11172-3或ISO 13818-3标准将音频信号恢复出来，并以PCM标准格式的数字信号送给音频DAC的PCM格式的数字音频信号。视频编码模块接收MPEG-II解码器输出的CCIR-601数字视频信号，并将它转换成复合视频信号（CVBS）或色亮分离信号（Y-C信号），这些信号经过低通滤波(一般应为6.5MHz),便可送到电视机进行播放。音频DAC将数字PCM数据转换为立体声模拟信号。
（3）智能（CA）卡接口：对于付费电视，通过读卡器读取CA智能卡中的数据用于对音视频码流实施解扰，并采用含有识别用户和记忆功能的智能卡，保证合法用户正常收看。
（4）视音频解码器和后处理：MPEG-2解码器完成对音视频信号的解压缩，经视频编码器和音频D/A变换，还原出模拟音视频信号，在模拟电视机上显示高质量图像，并提供多声道立体声信号。
（5）嵌入式CPU与存储器模块和接口电路：嵌入式CPU是数字电视机顶盒的心脏，它与存储器模块用来存储和运行软件系统，并对各个硬件模块进行控制。接口电路提供丰富的外部接口，包括通用串行接口USB，以太网接口及RS232，模拟、数字视音频接口，数据接口等。
(6)卫星数字接收机软件系统
卫星接收机作为一个客户端系统，除了要具有良好的硬件平台外还需要配备软件系统才能使其完成各种任务。软件系统是一个重要的组成部分。嵌入式CPU主控制器的工作通过软件的执行来完成。
XSAT430S的软件基本结构如图3所示。操作系统采用实时操作系统。在这个操作系统中主要完成进程调度、中断管理、内存分配、进程间通信、异常处理、时钟提取等工作。硬件驱动部分提供外围硬件设备的驱动。图形接口主要用于完成图形显示功能，以便于为用户提供友好的图形用户界面。音频解码和视频解码驱动用于控制音频解码和视频解码硬件的工作。解复用和数据表提取模块主要是对码流解复用和数据表提取操作的控制。
机顶盒中的软件可以分成三个主要的层：应用层、中间件和驱动层，每一层都包含了诸多的程序或接口等。
驱动层
驱动层包括卫星接收机硬件的驱动程序和API接口，它主要用于完成对硬件设备的操作。包括I2C总线、异步串行通信口、并行通信口、非易失内存、键盘、遥控器、调谐器、信道解码模块等。
中间件
中间件将DVB-S的应用程序指令翻译成嵌入式CPU能识别的指令，从而通过驱动层去调用硬件设备完成相应的操作。该层包括嵌入式操作系统、中间件、CA驻留软件等。中间件是数字电视接收系统的软件平台，为卫星数字电视应用提供运行环境和软件接口。中间件作为卫星数字机中的一个独立的软件层，将应用软件与底层硬件和操作系统隔离开，对操作系统和驱动程序定义了统一接口，同时对应用程序也定义了统一接口，另外对常规数字广播电视业务和增值业务也提供统一接口。中间件定义了一组较为完整而标准的应用程序接口，使应用程序独立于操作系统和硬件平台，从而将应用的开发变得更加简捷，使产品的开放性和可移植性更强。它通常由Java虚拟机、网络浏览器、图像与多媒体模块等组成，中间件将应用软件与依赖于硬件的驱动层软件分隔开来，使应用软件不依赖于具体的硬件平台。
应用层
应用层可以分成驻留应用程序和可下载应用程序两部分。应用程序编程接口将所有与硬件相关的底层函数映射到一个统一的接口上，并且提供一些与硬件无关的公用处理函数，比如网络协议、图形格式分析、业务信息数据表分析等。条件接收驱动用于完成条件接收处理的工作和软件接口。应用程序编程接口为应用程序提供了一个公共的编程接口，把应用程序与硬件屏蔽开，使得应用程序与硬件无关。这样，就便于实现应用程序的可移植性。
XSAT430S卫星接收机工作原理及正常工作时信号波形
卫星数字接收机是现代微电子技术、数字压缩技术与数字传输技术相结合的高科技数字化电子接收设备。因此，检修人员即要有数字电视的基础知识，又要有较高电路分析能力；既能熟练掌握卫星数字电视接收机的工作原理，又要具有灵活、高超的检修技能；既能根据故障现象，分析故障发生原因，采用正确的检修方法。
对于模拟电子电路检测，我们往往测试电路中各个元器件的电压、电流、波形、相位等等电路参量来分析判断电路的工作状态。卫星数字接收机电路不同于传统的模拟电子电路，它的电路主要由数字逻辑电路、微处理器、存储器及大规模专用信号处理器构成。因此，对于卫星数字接收机的检修，我们除了要掌握模拟电子电路检测方法，还需要建立一些不同于模拟电子电路的概念，以利于我们根据电路中的电压、电流、波形、相位等等电路参量及接收机故障现象正确地分析卫星接收机电路的工作状态，快速地找出卫星接收机的故障原因。
限于本文的篇幅，我们只谈论几个最基础也是针对XSAT430检修最需要了解的概念：
时钟：所有的数字电路都需要依靠时钟信号来使各个电路组件的运作同步，每单位时间内电路可运作的次数取决于时钟的频率，因此时钟运作的频率也被大家视作系统运作的性能指标。
时钟是整个系统的同步信号，当时钟出现故障时会带来整体的功能故障。时钟脉冲丢失会导致系统数据总线、地址总线或控制总线没有动作。时钟脉冲的速率、振幅、宽度、形状及相位发生变化均可能引发故障。
大多数数字电路都是使用石英振荡器来作为时钟源。主板上微处理器、数字处理芯片和存储器等几个主要的组件各有其不同频率的工作时钟，因此主板的时钟电路必须为许多的组件提供各种不同的工作频率，但一个石英振荡器只能输出一种时钟频率，在需要多种时钟的数字电路中，显然不敷使用。所以本机采用的SC2005主芯片中集成了一个可输出几种频率的时钟发生器来替代这些原本需要散布在主板各处的振荡电路。锁相环(Phase Locked Loop ,PLL)是时钟发生器的核心，时钟发生器只需由外接一个石英晶体振荡器提供一个基准频率（SC2005的基准频率为27MHz），利用PLL倍频，再配之不同比例的分频电路，来产生各种频率的时钟输出，取代传统系统中的多个石英晶体振荡器；
复位
含有微处理器(MPU)的数字电子设备，即使是最小系统，一般都需要具有复位功能。复位脉冲在系统上电时加载到MPU上，或在特定情况下使程序回到最初状态。当复位脉冲不能发生、信号过窄、信号幅度不够时，程序就可能在错误的地址启动，导致程序混乱；
逻辑：数字电路的逻辑有“0”和“1”两种逻辑值,它们并不表示电路电压数值的大小,而表示逻辑电平的“高”与“低”两种状态,所以,逻辑“1”和逻辑“0”与自然数1和0有着本质的区别。由数字电子电路实现的逻辑运算时，它的输入和输出信号都是用电位（或称电平）的高低表示的。高电平和低电平都不是一个固定的电压值，而是有一定的变化范围。电平的高低一般用“1”和“0”两种状态区别，若规定高电平为“1”，低电平为“0”则称为正逻辑。反之则称为负逻辑。若无特殊说明，一般在数字电路中均采用正逻辑。与前面所讲过的基本逻辑关系相对应。数字电路最基础的单元电路是逻辑门电路，门电路主要有：与门、或门、非门、与非门、或非门、异或门等等；
时序：时序就是时间顺序，也就是信号上的一个时间约束关系，若要运作一个数字电路芯片，如一片SDRAM存储器，你除了满足它的信号逻辑要求，还必须满足它的信号时序要求，包括信号建立时间、信号保持时间、各信号相互间的时间关系等等！也可以简单的说是多个信号出现的一个时间顺序问题，比如说哪个信号必须先出现，先出现多长时间，然后保持多长时间等等。这里的时间部是以时钟周期为单位的；
总线：
我们知道，一个电路总是由元器件通过电线连接而成的，在模拟电路中，各个电子元器件间的连线并不成为一个问题，因为各元器件间一般是串行关系，各器件之间的连线并不很多，但数字及微处理器电路却不一样，它是以微处理器为核心，各器件都要与微处理器相连，各器件之间的工作必须相互协调，所以需要的连接导线就很多了，如果仍如同模拟电路一样，在各微处理器和各器件间单独连线，则连接导线的数量将多得惊人，所以在微处理器中引入了总线的概念，总线是将数据以一个或多个源部件传送到一个或多个目的部件的一组传输线。通俗的说,就是多个部件间的公共连线,用于在各个部件之间传输信息。系统总线上传送的信息包括数据信息、地址信息、控制信息，因此，系统总线包含有三种不同功能的总线，即数据总线DB（Data Bus）、地址总线AB（Address Bus）和控制总线CB（Control Bus），各个器件共同享用这些公共连线组，所有器件的数据线全部接到公用的数据线上，即相当于各个器件并联起来，但仅这样还不行，如果有两个器件同时送出数据，一个为“0”，一个为“1”，那么，数据接收器件接收到的究竟是什么呢？接收器件接收到的将是一个比“0”高、比 “1”低的电平，这样接收数据的器件将会发生逻辑混乱，这种情况我们称之为“逻辑竞争”。逻辑竞争在电路中是决不允许存在的，所以要通过控制线进行控制所有挂在公用的数据线上的器件，使各器件分时输出数据，任何时候只能有一个器件发送数据（可以有多个器件同时接收）。器件共用的数据线也就被称为数据总线，器件所有的控制线被称为控制总线。在单片机内部或者外部存储器及其它器件中还有存储单元，这些存储单元要被分配地址才能使用，分配的地址当然也是以电信号的形式给出的，由于存储单元比较多，所以，用于地址分配的线也较多，所有存储器件的地扯线也全部接到公用的地址线上，这些地址线被称为地址总线。
总线传递指令系列和控制事件，一般有地址总线、数据总线和控制总线。当总线即使只有一位发生错误时，也会严重影响系统功能，出现错误寻址、错误数据或错误操作等。总线错误可能发生在总线驱动器中，也可能发生在接收数据位的其它元器件中；
数据、地址、指令：之所以将这三者放在一起，是因为这三者的本质都是一样的──数字，或者说都是一串‘0’和‘1’组成的序列。换言之，地址、指令也都是数据。指令：由微处理器芯片的设计者规定的一种二进制数字代码，它与我们常用的指令助记符有着严格的一一对应关系，不可以由微处理器的应用软件研发者更改；地址：是寻找微处理器内部与外部的存储单元、微处理器的各个输入输出口的依据，微处理器内部单元的地址值已由芯片设计者规定好，不可更改，外部单元的地址值一般可以由微处理器开发者自行决定；数据：这是由微处理机或专用数据处理芯片(DSP)处理的对象，在各种不同的应用电路中各不相同，如在DVB-S中的解复用、MPEG-2解码等等。
I2C总线：
I2C是属于两线式串行总线，它由数据线SDA和时钟线SCL构成的串行总线，可发送和接收数据。在CPU与被控IC之间、IC与IC之间进行双向传送，最高传送速率100kbps。各种被控制电路均并联在这条总线上，每个电路和模块都有唯一的地址，只有主叫方呼叫相应的地址，相关的电路或模块才会响应工作。在信息的传输过程中，I2C总线上并接的每一模块电路既是主控器（或被控器），又是发送器（或接收器），这取决于它所要完成的功能。CPU发出的控制信号分为地址码和控制量两部分，地址码用来选址，即寻找、接通需要控制的电路，确定控制的种类；控制量决定该调整的类别（如对比度、亮度等）及需要调整的量。这样，各控制电路虽然挂在同一条总线上，却彼此独立，互不相关。
言归正传，回到本文的主题—XSAT430S！
XSAT430S卫星接收机主要由主电路板、开关电源板及前面板三大电路板组成，我们将分别从主电路板、前面板这两块电路板的工作时序流程入手，介绍各种故障的检修思路。另外，开关电源板在很多的维修文章中已多有涉及，其电路结构及维修方法介绍很多了，以及XSAT430S的三块CA读卡器电路板，电路相对简单，故障率较低，且大多数故障为卡座触点簧片弹力下降变形或触点氧化而导致的读卡失效，一般经过更换卡座就可修复。所以这两部分本文就不再详述了。
在XSAT430S卫星接收机中采用双微处理器架构，前面板单片微处理器为华邦的W78E51B-40(其它厂家生产的430也有采用SM8952AC25等型号MCU，它们同为51内核的单片机，其指令集和管脚相互兼容)，主板的微处理器是主芯片SC2005片中的嵌入式CPU。W78E51B主要功能是显示控制、主板电源控制、系统切换控制、系统复位以及键盘、遥控译码处理等；SC2005片中的嵌入式CPU主要功能是主板硬件控制，完成卫星信号处理、解码，OSD叠加及CA解扰等等。两微处理器间的数据通讯采用一对串行口进行。
1、前面板工作原理及工作流程简述
XSAT430S前面板的核心是一块华邦的单片微处理器（W78E51B-40）。W78E51B-40是宽频率范围、低功耗的8位微控制器。它的指令集同标准8051指令集完全兼容。它内部包含4K字节的Flash EPROM，其工作程序可烧入其中；128字节的RAM；4组8位双向、可寻址的I/O 口；一个附加的4 位I/O 口P4；2 个16 位定时/计数器；一个硬件Watchdog(看门狗)定时器及一个串行口。这些外围设备都由有7个中断源和2 级中断能力的中断系统支持。
图4是XSAT430S的前控制面板的原理图。在前控制面板中，W78E51B-40的时钟晶振频率为11.0592nHz，四位LED数码管采用动态扫描显示，其7段译码及动态扫描驱动由W78E51B完成。面板键盘及红外遥控信号先进入W78E51B，译码数据后通过面板、主板间的异步串口送至SC2005，完成相应的操作控制指令。相关的节目数据也通过异步串口由SC2005送至W78E51B完成节目的状态显示。
前控板与主板通过一个8位的排线插座相连，在前面板该插座(J1)为10脚插座，其最后两位引脚空置未接。其引脚功能如表2；
在电路中，SN7407是一个六通道同相缓冲驱动器，用于缓冲驱动前控制面板与主板间的所有控制信号和主板SC2005与前面板W78E51B之间的异步串口通讯数据信号。晶振(11.0592MHz)和C3、C4与W78E51B片内反相器构成时钟振荡器，提供W78E51B的工作时钟。电解电容CE13(10uF)和电阻R16(8.2K)构成上电复位电路。当XSAT430S开机上电时，W78E51B的时钟振荡器开始工作，同时上电复位电路使W78E51B复位，在复位期间，端口地址被初始化为FFH，堆栈指针为07H。复位结束后W78E51B读取片内Flash Memory的程序并执行其程序，此时LED数码管显示“E430”或“----”（由于机器的生产厂家或生产日期不同，W78E51B片中Flash Memory烧入程序有点差异，启动时LED显示也有所不同）。W78E51B首先置P3.5口(Pin15)为高电平，该电平开启主板上电源电子开关，使主板SC2005的3.3V、1.8V等电源接通；再置P3.7口(Pin17)为高电平，该电平控制主板上的2U1(74HC4053)，使得第一系统的FLASH(U2)的CE脚被置为低电平，将XSAT430S设置为第一系统；其后在P3.4口(Pin14)送出一个低电平脉冲作为系统的复位信号，使得SC2005复位启动，XSAT430S开始工作。W78E51B串口RXD(Pin10)接收SC2005送来的显示数据，W78E51B将其译码并驱动LED显示。当W78E51B接收到面板按键及红外遥控操作指令，W78E51B将该指令编译后由串口TXD(Pin11)发送至SC2005，由SC2005片中的嵌入式CPU控制完成该指令的执行。
2、主板构成及主要部件功能简述
XSAT430S主板由主芯片SC2005、FLASH MEMORY、SDRAM及TUNER等构成，其结构原理如图5所示，外观及各芯片功能如图6所示。
主芯片：
SC2005芯片是由LSI Logic公司设计生产的机顶盒专用芯片。SC2005中集成了一个嵌入式32位CPU(MIPS)和32位RISC系统，3个RS-232接口，1个IEEEl394链路接口，1个IEEEl284并行接口，1个10Base-T以太网接口和若干通用I／O接口。以及DRAM控制器、Smart卡接口和I2C总线接口等。
SC2005芯片主要包括以下几个方面：
（1)嵌入式CPU：高性能CPU兼容于MIPS EZ4102，内部包括通用寄存器、系统控制处理器(CP0)、算术逻辑单元(ALU)和移位器。寄存器支持源操作数执行单元，并将处理结果存入旧的寄存器；CPO处理包括中断在内的例外事件；ALU完成算术与逻辑运算，以及计算地址等操作，移位器主要完成移位操作。
CPU总线接口用于CPU与其外围单元交换数据，它通过内部总线分别与CPO、存储器管理单元(MMU)和总线接口单元(BIU)实现紧耦合连接，从而增强了CPU的通用计算功能。柔性链接口用来与复用／分开单元相接，以增强DSP命令和应用的能力。由于FJAl02不是哈佛结构，它只提供单个存储器接口代替指令和数据存储的接口。
（2）解复用器：SC2005芯片内的解复用器包括传输流解复用器和节目流解复用器。解复用器由信道接口、信道FIFO、PID处理器、PID后处理器内部音／视频接口和节目时钟提取电路等组成。其中信道接口提供自动传输包同步字节检测，及实现同步锁定／未锁定的具有可编程延迟时间的滞后机构。一旦建立同步，信道接口就通过信道FIFO将完整的传输包传输到PID处理器。信道接口还检查传输包的完整性，指示传输错误等。
PID处理器内包含32个寄存器和一个有32个入口(0-29)的PID表，入口0-29定义了通用PID表寄存器，入口30和31指示音频、视频PES包PID。PID处理器还包含PID滤波器和解扰器。PID处理器将每个传输包中的PID值与编程在P1D表中的PID值进行比较，得到所选节目的音、视频PES，将音、视频码流分解出来。解扰器用来对按DVB标准加扰的传输包、PES包和传输数据进行解扰。
DVB解扰器将解扰的传输包送到PID后处理器，在那里进行传输包头滤波、PES包头滤波、数据滤波和ECM滤波等处理。
（3)音频／视频接口在传输流解复用器和音频／视频解码器之间提供了一个内部接口。
（4)MPEG-2解码器：SC2005芯片内的MPEG-2解码器包括I2C总线接口、DMA控制器、MPEG-2音频/视频解码器接口、音频解码器、视频解码器和音频D／A转换器等电路。视频解码器和音频解码器都使用外部存储器作为缓冲器。
（5)在屏图形：SC2005芯片内集成了一个在屏图形(OSG)子系统。该子系统能将产生的图文与解码视频相叠加，还能产生光标、OSD和静止平面。光标平面是一个透明的平面，支持16色、32×32像素光标，可位于显示区域的任何一处。OSD平面用于显示复用的OSD区域，如链表之类。该平面支持RGB和YCrCb两种视频格式，能在每种颜色或每个像素与其他平面混合。静止平面支持YCrCb 4∶2∶0和4∶2∶2静止图像，还能运载4∶2∶2场消隐插入(VBl)数据。
SC2005芯片内的OSD控制器允许在解码的视频顶部叠加文本和图形，这些叠加的文本和图形可在输出前与解码的视频在数字上混合。叠加数据总是以相同的尺寸显示，而不管分辨率或视频数据的方式。视频数据的摄像和扫描也不影响叠加数据的位置。
视频解码器产生解码的YCrCb 4∶2∶2视频平面，并将其直接送到混合器／编码器，在那里进行混合编码。
（6)视频编码器：SC2005芯片内集成了一个视频编码器，可将8位或16位YCrCb数字视频流编码产生复合视频、S视频或RGB视频信号，支持包括PAL、NTSC和SECAM制式。它由数据控制单元、编码器、输出接口、RGB处理器和D／A转换器等部分组成。
SC2005集成了两组视频编码器，如图7所示。一组输出Y、C和CVBS，另一组输出R、G、B或者是Pr(Cr)、Y、Pb(Cb)。XSAT430S的VCR端子接在Pr和Y上，430系列机在大多数系统软件下，VCR端子只能输出R、G或是Cr、Y信号，所以显示器接在VCR端子上时图像无彩色。
（7)音频D/A转换器：SC2005芯片内还集成了一个音频D/A转换器，与其他音频D/A转换器一样，它也是一种具有可编程锁相环(PLL)的立体声数模转换器，其作用是将由音视解码器输出的PCM音 频数据转换成具有左、右声道的模拟立体声音频信号。
（8)10Base-T以太网接口：SC2005芯片内包含了一个10Base-T以太网控制器，为系统提供了一个以太网接口，使系统能以高速方式与PC机进行通信。
表3为SC2005的引脚功能。
存储器：
XSAT430S采用的SDRAM型号是HY57V161610ET-7。HY57V161610E是16Mbit的同步动态RAM(SDRAM)，其结构为512K×16×2BANK。该器件完全同步于时钟的上升沿(前沿)，HY57V161610E主要有两个DRAM内核(BANK0、BANK1)及其控制电路组成，包括时钟缓冲器、命令译码器、地址译码器、数据缓冲寄存器、控制信号锁存器、方式寄存器和列地址计数器等。本机使用两片HY57V161610ET-7，一片用作解扰及解复用的TS码流数据及嵌入式CPU随机数据存储器(SDRAM-B)，另一片用作MPEG-2解码器的数据缓冲存储器和帧图像数据存储器(SDRAM-A)。由于两片SDRAM的数据存取速率不一致，所以两片SDRAM与SC2005的连接没有采用总线连接方式，而是在SC2005芯片有两组SDRAM接口分别与两片SDRAM的地址、数据和控制线相连，两片SDRAM的时钟分别是108MHz和81MHz。图8是 HY57V161610ET-7引脚图。
XSAT430S使用的Flash Memory型号是AM29LV160DB，它的存储容量为16Mbit。它有16根数据线直接与嵌入式CPU的16位外部数据总线相接；它有19根地址线，与嵌入式CPU的外部地址总线和高位地址译码器相接。它的读/写控制线接在嵌入式CPU的外部控制总线上，可由嵌入式CPU直接对其进行读、写操作。它只用3V单电源工作，可在内部产生编程和擦除所需要的电压。29LV160内部整个存储区分成34个扇区，这34个扇区由1个16Kbyte、2个8Kbyte、1个32Kbyte和30个64Kbyte组成。29LV160DB的引导扇区放在底部。本机使用两片AM29LV160BB，两片Flash Memroy分别用来存储该机第一和第二系统的控制程序、操作系统、CA系统和预存节目参数。两片Flash Memory都挂在嵌入式CPU的外部总线上，在两片Flash Memory切换时，由前面板MCU控制两片Flash Memory的CE(片选)电平，而完成系统程序的切换。图9是 AM29LV160DB引脚图。
调谐解调器
XSAT430S的TUNER采用韩国LG公司的一体化调谐解调器，型号为TDQB-S001，调谐器部分以MITEL公司的零中频调谐芯片SL1925为核心组成，QPSK解调器为ST公司的STV0299，该一体化调谐解调器部件采用33脚整体封装结构，其外观及引脚排序见图10，各引脚功能见表4。
时钟发生器
时钟发生电路由一块27MHzVCXO晶体振荡器构成时钟振荡器，SC2005的PWM输出通过RC积分后送到VCXO的电压控制脚作为振荡器微调控制电压。VCXO振荡器的输出送至SC2005，作为SC2005片中PLL的基准时钟，产生系统各设备所需要的各种频率的时钟信号。SC2005输出108MHz、81MHz、54MHz和27MHz频率的时钟信号。
LNB供电及极化电压变换
LNB供电及极化电压变换电路由三端稳压器LM317T及其控制电路构成。控制电路包括14/18V切换控制、LNB电源开/关控制和22kHz脉冲调制。
主板通过插座J1与前面板相连，其中POWER_SW信号是控制主板SC2005的3.3V、2.5V电源的开关控制信号，高电平有效；SYSTEM_RESET信号是SC2005及主板上存储器等芯片的复位信号，低电平有效；SYSTEM_SW是第一、第二两系统切换信号，高电平对应第一系统，低电平对应第二系统；RXD和TXD是SC2005与前面板W78E51的串行通讯的数据接收和数据发送。
电源板通过主板的J6插座与主板相连，提供30V、22V、12V、5V和3.3V几路直流电源，其中30V是一体化调谐解调器的调谐电压；22V是LNB的供电电源；12V是模拟音频电路运放的供电电源；5V和3.3V是主板所有芯片及一体化调谐解调器的工作电源，3.3V还要经过LDO变换为2.5V供给SC2005的CPU内核及PLL。
两插座位置及功能见图11。
3、XSAT430S工作流程简述
XSAT430S接通电源后，开关电源芯片启振，该高频(约100kHz)振荡脉冲通过开关管将高频变压器原边的交流工频经整流滤波后的直流高压(约300V)能量转换成磁能存储于高频变压器的磁芯，该磁能通过高频变压器次级各绕组转换成几路不同幅值的高频交流电压，经整流、滤波以及TL431、光电耦合器的反馈，形成稳定的30V、22V、12V、5V和3.3V几路直流电源输出。
开关电源稳定以后，前面板的MCU(W78E51B)首先复位，其时钟振荡器工作，W78E51B读取其片内FLASH的程序，并执行程序驱动LED数码管显示及在其相关I/O口输出控制信号，分别控制主板的电源开启、系统FLASH选择设置和SC2005的复位。
SC2005复位后，读取系统-1(或系统-2)FLASH程序及卫星、节目参数信息，向RS-232串行口发出联机数据，并等待PC发出的响应指令数据。当SC2005通过RS-232口收到PC发出的响应指令数据后转入系统更新状态(系统更新状态在本文后面RS-232一节中详述)；如是没收到PC发出的响应指令数据，SC2005则开始初始化TUNER、传输流解复用器、MPEG-2等设备，并在内存中开辟一个天线设置及信号节目参数等信息的镜像存储区，并依据节目参数信息通过I2C设置TUNER的PLL、QPSK芯片中的各个寄存器，完成TUNER的调谐、QPSK解码设置。同时进行SC2005片内各功能区块的各寄存器设置，完成XSAT430S接收机整个信号处理链路各设备的初始化和设置，XSAT430S进入卫星信号接收状态。
在TS码流的解扰和解复用及嵌入式CPU运行过程中，要产生大量的中间处理数据，这些数据都要存储在RAM中，供解扰和解复用等数据处理器及CPU存取这些数据。同样在MPEG-2的视、音频解码过程中和OSD视频数据叠加处理过程中，也要产生大量的中间处理数据，这些数据也同样要存储在RAM中，供这几个数据处理器存取这些数据。由于两部分的数据缓存存取速率不一致，所以在SC2005的芯片设计时，两部分各采用一片16Mbit SDRAM，解扰、解复用中间数据的缓存称为TS码流数据存储器，另一片缓存称作MPEG-2解码器的数据缓冲存储器和帧图像数据存储器。TS码流数据存储器的存取时钟是108MHz，MPEG-2数据缓冲存储器和帧图像数据存储器存取时钟是81MHz。
当用户按动XSAT430S的面板按键或者按动遥控器按键，控制指令信息进入W78E51B进行指令译码，并依据SC2005软件指令格式进行重新编码，通过前面板、主板间的异步串口传至SC2005，SC2005译码后依照控制指令信息重新设置相应设备的寄存器，完成用户对XSAT430S操作执行。
SC2005通过读取相应设备的寄存器，并将相关信息传送至OSD发生器和前面板，完成诸如信号强度、C/N值以及频道号、信号锁定等信息在视频显示器和前面板数码管、LED的显示。
当XSAT430S重新设定卫星接收路径(开关设置)及重扫卫星信号后，选定SAVE后，内存中的卫星设置及信号参数等信息的镜像存储区数据也会依据新获得的信息产生相应变化，并将新的镜像存储区数据存入FLASH的信号信息存储区，在重新开机后SC2005将调入FLASH中新存入的卫星设置及信号参数等信息写入镜像存储区。
当用户变更新的卫星节目信号收视时，SC2005先在镜像存储区读入新的信号信息数据，根据信号信息重新设定TUNER、传输流解复用器等设备，完成收视信号变更。
图12是XSAT430S在上电开机过程中的启动流程图。（未完待续）
雷霆（航科）430系列卫星数字接收机是一多CA系统卫星接收机，可接收多种CA系统加密卫星数字信号的多系统卫星数字接收机。相对于其它的一些单系统接收机和免费(FTA)接收机，使用雷霆（航科）430接收机的用户能够很方便地自行对其更新不同的CA系统软件，再配用相应的用户接收智能卡，便能够正常接收到天空中大多数卫星上不同的加密系统加扰的卫星数字信号，加之该机具有体积小、操作方便等特点，从而使其成为目前社会拥有量较大的卫星接收机机型之一。
但是，由于雷霆（航科）430卫星接收机有众多的生产制造厂商在进行生产，各厂商在制造工艺、制造技术以及产品制造质量控制管理体系等诸多地方存在着不小的差异，同时随着市场环境的变化，生产制造厂商在产品成本的压力下，使得市场上的雷霆（航科）430卫星接收机的质量每况愈下，雷霆（航科）430卫星接收机的故障发生率也一直高居不下，给众多的用户带来使用的不便。
由于卫星数字接收机电路的复杂性及其维修方法的特殊性，使得许多维修技术人员有所畏难，不知如何着手。为了方便雷霆（航科）430系列卫星数字接收机使用者和维修技术人员对430系列接收机进行检修，笔者结合在数年间所积累的经验，以2004年生产的绿色主板XSAT（航科）430S接收机为蓝本，介绍一些430卫星接收机常见故障的检测技巧和维修方法，以供各位同行参考。
航科430卫星数字接收机的基本构成和信号流程
1、 XSAT430S卫星数字接收机的几大部件：
a、主电路板
b、开关电源板
c、前面板
d、Smart Card卡座
e、机壳（包括前面框、上盖、下底等）
2、主要集成电路（IC）、组件功能见表1
3、 XSAT430S接收机构成及工作信号流程
接收机硬件部分由主芯片、内存、调谐解调器、CA（Conditional Access）读卡卡座、串行接口以及视音频输出等几大部分构成。
卫星数字接收机的信号流程：卫星数字接收机通过天线、LNB接收卫星信号，并进行解调和和信道解码处理，输出MPEG-2多节目传输流数据，送给解复用器，解复用器从MPEG-2传输流数据中抽出一个已打包的信号视音频基本流（PES）数据，包括视频PES，音频PES和辅助数据PES，解复用器中包含一个解扰引擎，可在传输流层和PES层对加扰的数据进行解扰，解复用器输出的是已解扰的视音频PES。视频PES送入视频解码器，取出MPEG-2视频数据并对其解码后，输出到模拟视频编码器，编码成模拟视频信号，再经视频输出电路输出。音频PES送入音频解码器，取出MPEG-2音频数据并对其解码，输出PCM音频数据到音频D/A变换器，音频D/A变换器输出模拟立体声音频信号，经音频输出电路输出。图2是XSAT430S卫星数字接收机信号处理流程示意图。
（1）调谐解调器（TUNER）：天线及LNB对接收的卫星信号进行下变频处理，变频后的中频信号送至接收机一体化调谐解调器，调谐器输入的RF信号范围为950～2150MHz,信号电平是-65～-25dBmV,输出I、Q模拟信号。I、Q信号输入QPSK LINK IC(STV0299)后，经过A/D转换，和各种复杂的数字信道解码（去内码卷织、去卷织交织、ＲＳ解码、去随机化机及同步反转恢复）之后，恢复包含视音频和其他数据信息的传输流（TS流），送到主芯片SC2005的TS流接口；
（2）主芯片：在主芯片中，首先根据CA智能卡所传递的解扰信息对信号流进行解扰，解扰后的TS流根据传输流所传递的标志信息对接收到的传输流进行解复用。复用是相对于信号发送前段的处理过程，是指将多个数字信号流（包括视频和音频），多组数据流复合到一路数据流中，并加上SI(服务信息)和时间标签。解复用是数据流复用处理的逆过程，是指将复合的数据流分解开，取出需要的解码的数字信号流或数据流或SI（服务信息），解复用模块通过PID处理单元对输入的数据进行分析，以提取出相应音频PES数据、视频PES数据、程序特殊信息（PSI）、服务信息（SI）以及私有数据。首先，使用包标识（PID）为0的码流（携带信号清单表（PAT）的码流的包标识（PID）总是被设为“0”）中的信号清单表（PAT）中，找出携带了信号描述表（PMT）的码流的PID值。从此PMT中就可以找出组成该路信号的各PES流PID值。根据这些PID值就可从TS包中将各PES流的数据分接出来，并重新组成各自PES流。程序特殊服务信息、服务信息提取出后供解码用，私有数据直接输出到相应数据接口。解复用模块送出的数据是压缩的视频PES数据和音频PES数据，必须用MPEG-II视频解码器和MPEG-I或MPEG-II的音频解码器对PES数据进行解压缩。解压缩后输出两组信号，一组为MPEG-II视频解码器是根据MPEG-II MP/ML标准将视频信号恢复出来，并以CCIR656标准格式的数字信号送给数字视频编码器的数字视频信号，另一组为音频解码器是根据ISO 11172-3或ISO 13818-3标准将音频信号恢复出来，并以PCM标准格式的数字信号送给音频DAC的PCM格式的数字音频信号。视频编码模块接收MPEG-II解码器输出的CCIR-601数字视频信号，并将它转换成复合视频信号（CVBS）或色亮分离信号（Y-C信号），这些信号经过低通滤波(一般应为6.5MHz),便可送到电视机进行播放。音频DAC将数字PCM数据转换为立体声模拟信号。
（3）智能（CA）卡接口：对于付费电视，通过读卡器读取CA智能卡中的数据用于对音视频码流实施解扰，并采用含有识别用户和记忆功能的智能卡，保证合法用户正常收看。
（4）视音频解码器和后处理：MPEG-2解码器完成对音视频信号的解压缩，经视频编码器和音频D/A变换，还原出模拟音视频信号，在模拟电视机上显示高质量图像，并提供多声道立体声信号。
（5）嵌入式CPU与存储器模块和接口电路：嵌入式CPU是数字电视机顶盒的心脏，它与存储器模块用来存储和运行软件系统，并对各个硬件模块进行控制。接口电路提供丰富的外部接口，包括通用串行接口USB，以太网接口及RS232，模拟、数字视音频接口，数据接口等。
(6)卫星数字接收机软件系统
卫星接收机作为一个客户端系统，除了要具有良好的硬件平台外还需要配备软件系统才能使其完成各种任务。软件系统是一个重要的组成部分。嵌入式CPU主控制器的工作通过软件的执行来完成。
XSAT430S的软件基本结构如图3所示。操作系统采用实时操作系统。在这个操作系统中主要完成进程调度、中断管理、内存分配、进程间通信、异常处理、时钟提取等工作。硬件驱动部分提供外围硬件设备的驱动。图形接口主要用于完成图形显示功能，以便于为用户提供友好的图形用户界面。音频解码和视频解码驱动用于控制音频解码和视频解码硬件的工作。解复用和数据表提取模块主要是对码流解复用和数据表提取操作的控制。
机顶盒中的软件可以分成三个主要的层：应用层、中间件和驱动层，每一层都包含了诸多的程序或接口等。
驱动层
驱动层包括卫星接收机硬件的驱动程序和API接口，它主要用于完成对硬件设备的操作。包括I2C总线、异步串行通信口、并行通信口、非易失内存、键盘、遥控器、调谐器、信道解码模块等。
中间件
中间件将DVB-S的应用程序指令翻译成嵌入式CPU能识别的指令，从而通过驱动层去调用硬件设备完成相应的操作。该层包括嵌入式操作系统、中间件、CA驻留软件等。中间件是数字电视接收系统的软件平台，为卫星数字电视应用提供运行环境和软件接口。中间件作为卫星数字机中的一个独立的软件层，将应用软件与底层硬件和操作系统隔离开，对操作系统和驱动程序定义了统一接口，同时对应用程序也定义了统一接口，另外对常规数字广播电视业务和增值业务也提供统一接口。中间件定义了一组较为完整而标准的应用程序接口，使应用程序独立于操作系统和硬件平台，从而将应用的开发变得更加简捷，使产品的开放性和可移植性更强。它通常由Java虚拟机、网络浏览器、图像与多媒体模块等组成，中间件将应用软件与依赖于硬件的驱动层软件分隔开来，使应用软件不依赖于具体的硬件平台。
应用层
应用层可以分成驻留应用程序和可下载应用程序两部分。应用程序编程接口将所有与硬件相关的底层函数映射到一个统一的接口上，并且提供一些与硬件无关的公用处理函数，比如网络协议、图形格式分析、业务信息数据表分析等。条件接收驱动用于完成条件接收处理的工作和软件接口。应用程序编程接口为应用程序提供了一个公共的编程接口，把应用程序与硬件屏蔽开，使得应用程序与硬件无关。这样，就便于实现应用程序的可移植性。
XSAT430S卫星接收机工作原理及正常工作时信号波形
卫星数字接收机是现代微电子技术、数字压缩技术与数字传输技术相结合的高科技数字化电子接收设备。因此，检修人员即要有数字电视的基础知识，又要有较高电路分析能力；既能熟练掌握卫星数字电视接收机的工作原理，又要具有灵活、高超的检修技能；既能根据故障现象，分析故障发生原因，采用正确的检修方法。
对于模拟电子电路检测，我们往往测试电路中各个元器件的电压、电流、波形、相位等等电路参量来分析判断电路的工作状态。卫星数字接收机电路不同于传统的模拟电子电路，它的电路主要由数字逻辑电路、微处理器、存储器及大规模专用信号处理器构成。因此，对于卫星数字接收机的检修，我们除了要掌握模拟电子电路检测方法，还需要建立一些不同于模拟电子电路的概念，以利于我们根据电路中的电压、电流、波形、相位等等电路参量及接收机故障现象正确地分析卫星接收机电路的工作状态，快速地找出卫星接收机的故障原因。
限于本文的篇幅，我们只谈论几个最基础也是针对XSAT430检修最需要了解的概念：
时钟：所有的数字电路都需要依靠时钟信号来使各个电路组件的运作同步，每单位时间内电路可运作的次数取决于时钟的频率，因此时钟运作的频率也被大家视作系统运作的性能指标。
时钟是整个系统的同步信号，当时钟出现故障时会带来整体的功能故障。时钟脉冲丢失会导致系统数据总线、地址总线或控制总线没有动作。时钟脉冲的速率、振幅、宽度、形状及相位发生变化均可能引发故障。
大多数数字电路都是使用石英振荡器来作为时钟源。主板上微处理器、数字处理芯片和存储器等几个主要的组件各有其不同频率的工作时钟，因此主板的时钟电路必须为许多的组件提供各种不同的工作频率，但一个石英振荡器只能输出一种时钟频率，在需要多种时钟的数字电路中，显然不敷使用。所以本机采用的SC2005主芯片中集成了一个可输出几种频率的时钟发生器来替代这些原本需要散布在主板各处的振荡电路。锁相环(Phase Locked Loop ,PLL)是时钟发生器的核心，时钟发生器只需由外接一个石英晶体振荡器提供一个基准频率（SC2005的基准频率为27MHz），利用PLL倍频，再配之不同比例的分频电路，来产生各种频率的时钟输出，取代传统系统中的多个石英晶体振荡器；
复位
含有微处理器(MPU)的数字电子设备，即使是最小系统，一般都需要具有复位功能。复位脉冲在系统上电时加载到MPU上，或在特定情况下使程序回到最初状态。当复位脉冲不能发生、信号过窄、信号幅度不够时，程序就可能在错误的地址启动，导致程序混乱；
逻辑：数字电路的逻辑有“0”和“1”两种逻辑值,它们并不表示电路电压数值的大小,而表示逻辑电平的“高”与“低”两种状态,所以,逻辑“1”和逻辑“0”与自然数1和0有着本质的区别。由数字电子电路实现的逻辑运算时，它的输入和输出信号都是用电位（或称电平）的高低表示的。高电平和低电平都不是一个固定的电压值，而是有一定的变化范围。电平的高低一般用“1”和“0”两种状态区别，若规定高电平为“1”，低电平为“0”则称为正逻辑。反之则称为负逻辑。若无特殊说明，一般在数字电路中均采用正逻辑。与前面所讲过的基本逻辑关系相对应。数字电路最基础的单元电路是逻辑门电路，门电路主要有：与门、或门、非门、与非门、或非门、异或门等等；
时序：时序就是时间顺序，也就是信号上的一个时间约束关系，若要运作一个数字电路芯片，如一片SDRAM存储器，你除了满足它的信号逻辑要求，还必须满足它的信号时序要求，包括信号建立时间、信号保持时间、各信号相互间的时间关系等等！也可以简单的说是多个信号出现的一个时间顺序问题，比如说哪个信号必须先出现，先出现多长时间，然后保持多长时间等等。这里的时间部是以时钟周期为单位的；
总线：
我们知道，一个电路总是由元器件通过电线连接而成的，在模拟电路中，各个电子元器件间的连线并不成为一个问题，因为各元器件间一般是串行关系，各器件之间的连线并不很多，但数字及微处理器电路却不一样，它是以微处理器为核心，各器件都要与微处理器相连，各器件之间的工作必须相互协调，所以需要的连接导线就很多了，如果仍如同模拟电路一样，在各微处理器和各器件间单独连线，则连接导线的数量将多得惊人，所以在微处理器中引入了总线的概念，总线是将数据以一个或多个源部件传送到一个或多个目的部件的一组传输线。通俗的说,就是多个部件间的公共连线,用于在各个部件之间传输信息。系统总线上传送的信息包括数据信息、地址信息、控制信息，因此，系统总线包含有三种不同功能的总线，即数据总线DB（Data Bus）、地址总线AB（Address Bus）和控制总线CB（Control Bus），各个器件共同享用这些公共连线组，所有器件的数据线全部接到公用的数据线上，即相当于各个器件并联起来，但仅这样还不行，如果有两个器件同时送出数据，一个为“0”，一个为“1”，那么，数据接收器件接收到的究竟是什么呢？接收器件接收到的将是一个比“0”高、比 “1”低的电平，这样接收数据的器件将会发生逻辑混乱，这种情况我们称之为“逻辑竞争”。逻辑竞争在电路中是决不允许存在的，所以要通过控制线进行控制所有挂在公用的数据线上的器件，使各器件分时输出数据，任何时候只能有一个器件发送数据（可以有多个器件同时接收）。器件共用的数据线也就被称为数据总线，器件所有的控制线被称为控制总线。在单片机内部或者外部存储器及其它器件中还有存储单元，这些存储单元要被分配地址才能使用，分配的地址当然也是以电信号的形式给出的，由于存储单元比较多，所以，用于地址分配的线也较多，所有存储器件的地扯线也全部接到公用的地址线上，这些地址线被称为地址总线。
总线传递指令系列和控制事件，一般有地址总线、数据总线和控制总线。当总线即使只有一位发生错误时，也会严重影响系统功能，出现错误寻址、错误数据或错误操作等。总线错误可能发生在总线驱动器中，也可能发生在接收数据位的其它元器件中；
数据、地址、指令：之所以将这三者放在一起，是因为这三者的本质都是一样的──数字，或者说都是一串‘0’和‘1’组成的序列。换言之，地址、指令也都是数据。指令：由微处理器芯片的设计者规定的一种二进制数字代码，它与我们常用的指令助记符有着严格的一一对应关系，不可以由微处理器的应用软件研发者更改；地址：是寻找微处理器内部与外部的存储单元、微处理器的各个输入输出口的依据，微处理器内部单元的地址值已由芯片设计者规定好，不可更改，外部单元的地址值一般可以由微处理器开发者自行决定；数据：这是由微处理机或专用数据处理芯片(DSP)处理的对象，在各种不同的应用电路中各不相同，如在DVB-S中的解复用、MPEG-2解码等等。
I2C总线：
I2C是属于两线式串行总线，它由数据线SDA和时钟线SCL构成的串行总线，可发送和接收数据。在CPU与被控IC之间、IC与IC之间进行双向传送，最高传送速率100kbps。各种被控制电路均并联在这条总线上，每个电路和模块都有唯一的地址，只有主叫方呼叫相应的地址，相关的电路或模块才会响应工作。在信息的传输过程中，I2C总线上并接的每一模块电路既是主控器（或被控器），又是发送器（或接收器），这取决于它所要完成的功能。CPU发出的控制信号分为地址码和控制量两部分，地址码用来选址，即寻找、接通需要控制的电路，确定控制的种类；控制量决定该调整的类别（如对比度、亮度等）及需要调整的量。这样，各控制电路虽然挂在同一条总线上，却彼此独立，互不相关。
言归正传，回到本文的主题—XSAT430S！
XSAT430S卫星接收机主要由主电路板、开关电源板及前面板三大电路板组成，我们将分别从主电路板、前面板这两块电路板的工作时序流程入手，介绍各种故障的检修思路。另外，开关电源板在很多的维修文章中已多有涉及，其电路结构及维修方法介绍很多了，以及XSAT430S的三块CA读卡器电路板，电路相对简单，故障率较低，且大多数故障为卡座触点簧片弹力下降变形或触点氧化而导致的读卡失效，一般经过更换卡座就可修复。所以这两部分本文就不再详述了。
在XSAT430S卫星接收机中采用双微处理器架构，前面板单片微处理器为华邦的W78E51B-40(其它厂家生产的430也有采用SM8952AC25等型号MCU，它们同为51内核的单片机，其指令集和管脚相互兼容)，主板的微处理器是主芯片SC2005片中的嵌入式CPU。W78E51B主要功能是显示控制、主板电源控制、系统切换控制、系统复位以及键盘、遥控译码处理等；SC2005片中的嵌入式CPU主要功能是主板硬件控制，完成卫星信号处理、解码，OSD叠加及CA解扰等等。两微处理器间的数据通讯采用一对串行口进行。
1、前面板工作原理及工作流程简述
XSAT430S前面板的核心是一块华邦的单片微处理器（W78E51B-40）。W78E51B-40是宽频率范围、低功耗的8位微控制器。它的指令集同标准8051指令集完全兼容。它内部包含4K字节的Flash EPROM，其工作程序可烧入其中；128字节的RAM；4组8位双向、可寻址的I/O 口；一个附加的4 位I/O 口P4；2 个16 位定时/计数器；一个硬件Watchdog(看门狗)定时器及一个串行口。这些外围设备都由有7个中断源和2 级中断能力的中断系统支持。
图4是XSAT430S的前控制面板的原理图。在前控制面板中，W78E51B-40的时钟晶振频率为11.0592nHz，四位LED数码管采用动态扫描显示，其7段译码及动态扫描驱动由W78E51B完成。面板键盘及红外遥控信号先进入W78E51B，译码数据后通过面板、主板间的异步串口送至SC2005，完成相应的操作控制指令。相关的节目数据也通过异步串口由SC2005送至W78E51B完成节目的状态显示。
前控板与主板通过一个8位的排线插座相连，在前面板该插座(J1)为10脚插座，其最后两位引脚空置未接。其引脚功能如表2；
在电路中，SN7407是一个六通道同相缓冲驱动器，用于缓冲驱动前控制面板与主板间的所有控制信号和主板SC2005与前面板W78E51B之间的异步串口通讯数据信号。晶振(11.0592MHz)和C3、C4与W78E51B片内反相器构成时钟振荡器，提供W78E51B的工作时钟。电解电容CE13(10uF)和电阻R16(8.2K)构成上电复位电路。当XSAT430S开机上电时，W78E51B的时钟振荡器开始工作，同时上电复位电路使W78E51B复位，在复位期间，端口地址被初始化为FFH，堆栈指针为07H。复位结束后W78E51B读取片内Flash Memory的程序并执行其程序，此时LED数码管显示“E430”或“----”（由于机器的生产厂家或生产日期不同，W78E51B片中Flash Memory烧入程序有点差异，启动时LED显示也有所不同）。W78E51B首先置P3.5口(Pin15)为高电平，该电平开启主板上电源电子开关，使主板SC2005的3.3V、1.8V等电源接通；再置P3.7口(Pin17)为高电平，该电平控制主板上的2U1(74HC4053)，使得第一系统的FLASH(U2)的CE脚被置为低电平，将XSAT430S设置为第一系统；其后在P3.4口(Pin14)送出一个低电平脉冲作为系统的复位信号，使得SC2005复位启动，XSAT430S开始工作。W78E51B串口RXD(Pin10)接收SC2005送来的显示数据，W78E51B将其译码并驱动LED显示。当W78E51B接收到面板按键及红外遥控操作指令，W78E51B将该指令编译后由串口TXD(Pin11)发送至SC2005，由SC2005片中的嵌入式CPU控制完成该指令的执行。
2、主板构成及主要部件功能简述
XSAT430S主板由主芯片SC2005、FLASH MEMORY、SDRAM及TUNER等构成，其结构原理如图5所示，外观及各芯片功能如图6所示。
主芯片：
SC2005芯片是由LSI Logic公司设计生产的机顶盒专用芯片。SC2005中集成了一个嵌入式32位CPU(MIPS)和32位RISC系统，3个RS-232接口，1个IEEEl394链路接口，1个IEEEl284并行接口，1个10Base-T以太网接口和若干通用I／O接口。以及DRAM控制器、Smart卡接口和I2C总线接口等。
SC2005芯片主要包括以下几个方面：
（1)嵌入式CPU：高性能CPU兼容于MIPS EZ4102，内部包括通用寄存器、系统控制处理器(CP0)、算术逻辑单元(ALU)和移位器。寄存器支持源操作数执行单元，并将处理结果存入旧的寄存器；CPO处理包括中断在内的例外事件；ALU完成算术与逻辑运算，以及计算地址等操作，移位器主要完成移位操作。
CPU总线接口用于CPU与其外围单元交换数据，它通过内部总线分别与CPO、存储器管理单元(MMU)和总线接口单元(BIU)实现紧耦合连接，从而增强了CPU的通用计算功能。柔性链接口用来与复用／分开单元相接，以增强DSP命令和应用的能力。由于FJAl02不是哈佛结构，它只提供单个存储器接口代替指令和数据存储的接口。
（2）解复用器：SC2005芯片内的解复用器包括传输流解复用器和节目流解复用器。解复用器由信道接口、信道FIFO、PID处理器、PID后处理器内部音／视频接口和节目时钟提取电路等组成。其中信道接口提供自动传输包同步字节检测，及实现同步锁定／未锁定的具有可编程延迟时间的滞后机构。一旦建立同步，信道接口就通过信道FIFO将完整的传输包传输到PID处理器。信道接口还检查传输包的完整性，指示传输错误等。
PID处理器内包含32个寄存器和一个有32个入口(0-29)的PID表，入口0-29定义了通用PID表寄存器，入口30和31指示音频、视频PES包PID。PID处理器还包含PID滤波器和解扰器。PID处理器将每个传输包中的PID值与编程在P1D表中的PID值进行比较，得到所选节目的音、视频PES，将音、视频码流分解出来。解扰器用来对按DVB标准加扰的传输包、PES包和传输数据进行解扰。
DVB解扰器将解扰的传输包送到PID后处理器，在那里进行传输包头滤波、PES包头滤波、数据滤波和ECM滤波等处理。
（3)音频／视频接口在传输流解复用器和音频／视频解码器之间提供了一个内部接口。
（4)MPEG-2解码器：SC2005芯片内的MPEG-2解码器包括I2C总线接口、DMA控制器、MPEG-2音频/视频解码器接口、音频解码器、视频解码器和音频D／A转换器等电路。视频解码器和音频解码器都使用外部存储器作为缓冲器。
（5)在屏图形：SC2005芯片内集成了一个在屏图形(OSG)子系统。该子系统能将产生的图文与解码视频相叠加，还能产生光标、OSD和静止平面。光标平面是一个透明的平面，支持16色、32×32像素光标，可位于显示区域的任何一处。OSD平面用于显示复用的OSD区域，如链表之类。该平面支持RGB和YCrCb两种视频格式，能在每种颜色或每个像素与其他平面混合。静止平面支持YCrCb 4∶2∶0和4∶2∶2静止图像，还能运载4∶2∶2场消隐插入(VBl)数据。
SC2005芯片内的OSD控制器允许在解码的视频顶部叠加文本和图形，这些叠加的文本和图形可在输出前与解码的视频在数字上混合。叠加数据总是以相同的尺寸显示，而不管分辨率或视频数据的方式。视频数据的摄像和扫描也不影响叠加数据的位置。
视频解码器产生解码的YCrCb 4∶2∶2视频平面，并将其直接送到混合器／编码器，在那里进行混合编码。
（6)视频编码器：SC2005芯片内集成了一个视频编码器，可将8位或16位YCrCb数字视频流编码产生复合视频、S视频或RGB视频信号，支持包括PAL、NTSC和SECAM制式。它由数据控制单元、编码器、输出接口、RGB处理器和D／A转换器等部分组成。
SC2005集成了两组视频编码器，如图7所示。一组输出Y、C和CVBS，另一组输出R、G、B或者是Pr(Cr)、Y、Pb(Cb)。XSAT430S的VCR端子接在Pr和Y上，430系列机在大多数系统软件下，VCR端子只能输出R、G或是Cr、Y信号，所以显示器接在VCR端子上时图像无彩色。
（7)音频D/A转换器：SC2005芯片内还集成了一个音频D/A转换器，与其他音频D/A转换器一样，它也是一种具有可编程锁相环(PLL)的立体声数模转换器，其作用是将由音视解码器输出的PCM音 频数据转换成具有左、右声道的模拟立体声音频信号。
（8)10Base-T以太网接口：SC2005芯片内包含了一个10Base-T以太网控制器，为系统提供了一个以太网接口，使系统能以高速方式与PC机进行通信。
表3为SC2005的引脚功能。
存储器：
XSAT430S采用的SDRAM型号是HY57V161610ET-7。HY57V161610E是16Mbit的同步动态RAM(SDRAM)，其结构为512K×16×2BANK。该器件完全同步于时钟的上升沿(前沿)，HY57V161610E主要有两个DRAM内核(BANK0、BANK1)及其控制电路组成，包括时钟缓冲器、命令译码器、地址译码器、数据缓冲寄存器、控制信号锁存器、方式寄存器和列地址计数器等。本机使用两片HY57V161610ET-7，一片用作解扰及解复用的TS码流数据及嵌入式CPU随机数据存储器(SDRAM-B)，另一片用作MPEG-2解码器的数据缓冲存储器和帧图像数据存储器(SDRAM-A)。由于两片SDRAM的数据存取速率不一致，所以两片SDRAM与SC2005的连接没有采用总线连接方式，而是在SC2005芯片有两组SDRAM接口分别与两片SDRAM的地址、数据和控制线相连，两片SDRAM的时钟分别是108MHz和81MHz。图8是 HY57V161610ET-7引脚图。
XSAT430S使用的Flash Memory型号是AM29LV160DB，它的存储容量为16Mbit。它有16根数据线直接与嵌入式CPU的16位外部数据总线相接；它有19根地址线，与嵌入式CPU的外部地址总线和高位地址译码器相接。它的读/写控制线接在嵌入式CPU的外部控制总线上，可由嵌入式CPU直接对其进行读、写操作。它只用3V单电源工作，可在内部产生编程和擦除所需要的电压。29LV160内部整个存储区分成34个扇区，这34个扇区由1个16Kbyte、2个8Kbyte、1个32Kbyte和30个64Kbyte组成。29LV160DB的引导扇区放在底部。本机使用两片AM29LV160BB，两片Flash Memroy分别用来存储该机第一和第二系统的控制程序、操作系统、CA系统和预存节目参数。两片Flash Memory都挂在嵌入式CPU的外部总线上，在两片Flash Memory切换时，由前面板MCU控制两片Flash Memory的CE(片选)电平，而完成系统程序的切换。图9是 AM29LV160DB引脚图。
调谐解调器
XSAT430S的TUNER采用韩国LG公司的一体化调谐解调器，型号为TDQB-S001，调谐器部分以MITEL公司的零中频调谐芯片SL1925为核心组成，QPSK解调器为ST公司的STV0299，该一体化调谐解调器部件采用33脚整体封装结构，其外观及引脚排序见图10，各引脚功能见表4。
时钟发生器
时钟发生电路由一块27MHzVCXO晶体振荡器构成时钟振荡器，SC2005的PWM输出通过RC积分后送到VCXO的电压控制脚作为振荡器微调控制电压。VCXO振荡器的输出送至SC2005，作为SC2005片中PLL的基准时钟，产生系统各设备所需要的各种频率的时钟信号。SC2005输出108MHz、81MHz、54MHz和27MHz频率的时钟信号。
LNB供电及极化电压变换
LNB供电及极化电压变换电路由三端稳压器LM317T及其控制电路构成。控制电路包括14/18V切换控制、LNB电源开/关控制和22kHz脉冲调制。
主板通过插座J1与前面板相连，其中POWER_SW信号是控制主板SC2005的3.3V、2.5V电源的开关控制信号，高电平有效；SYSTEM_RESET信号是SC2005及主板上存储器等芯片的复位信号，低电平有效；SYSTEM_SW是第一、第二两系统切换信号，高电平对应第一系统，低电平对应第二系统；RXD和TXD是SC2005与前面板W78E51的串行通讯的数据接收和数据发送。
电源板通过主板的J6插座与主板相连，提供30V、22V、12V、5V和3.3V几路直流电源，其中30V是一体化调谐解调器的调谐电压；22V是LNB的供电电源；12V是模拟音频电路运放的供电电源；5V和3.3V是主板所有芯片及一体化调谐解调器的工作电源，3.3V还要经过LDO变换为2.5V供给SC2005的CPU内核及PLL。
两插座位置及功能见图11。
3、XSAT430S工作流程简述
XSAT430S接通电源后，开关电源芯片启振，该高频(约100kHz)振荡脉冲通过开关管将高频变压器原边的交流工频经整流滤波后的直流高压(约300V)能量转换成磁能存储于高频变压器的磁芯，该磁能通过高频变压器次级各绕组转换成几路不同幅值的高频交流电压，经整流、滤波以及TL431、光电耦合器的反馈，形成稳定的30V、22V、12V、5V和3.3V几路直流电源输出。
开关电源稳定以后，前面板的MCU(W78E51B)首先复位，其时钟振荡器工作，W78E51B读取其片内FLASH的程序，并执行程序驱动LED数码管显示及在其相关I/O口输出控制信号，分别控制主板的电源开启、系统FLASH选择设置和SC2005的复位。
SC2005复位后，读取系统-1(或系统-2)FLASH程序及卫星、节目参数信息，向RS-232串行口发出联机数据，并等待PC发出的响应指令数据。当SC2005通过RS-232口收到PC发出的响应指令数据后转入系统更新状态(系统更新状态在本文后面RS-232一节中详述)；如是没收到PC发出的响应指令数据，SC2005则开始初始化TUNER、传输流解复用器、MPEG-2等设备，并在内存中开辟一个天线设置及信号节目参数等信息的镜像存储区，并依据节目参数信息通过I2C设置TUNER的PLL、QPSK芯片中的各个寄存器，完成TUNER的调谐、QPSK解码设置。同时进行SC2005片内各功能区块的各寄存器设置，完成XSAT430S接收机整个信号处理链路各设备的初始化和设置，XSAT430S进入卫星信号接收状态。
在TS码流的解扰和解复用及嵌入式CPU运行过程中，要产生大量的中间处理数据，这些数据都要存储在RAM中，供解扰和解复用等数据处理器及CPU存取这些数据。同样在MPEG-2的视、音频解码过程中和OSD视频数据叠加处理过程中，也要产生大量的中间处理数据，这些数据也同样要存储在RAM中，供这几个数据处理器存取这些数据。由于两部分的数据缓存存取速率不一致，所以在SC2005的芯片设计时，两部分各采用一片16Mbit SDRAM，解扰、解复用中间数据的缓存称为TS码流数据存储器，另一片缓存称作MPEG-2解码器的数据缓冲存储器和帧图像数据存储器。TS码流数据存储器的存取时钟是108MHz，MPEG-2数据缓冲存储器和帧图像数据存储器存取时钟是81MHz。
当用户按动XSAT430S的面板按键或者按动遥控器按键，控制指令信息进入W78E51B进行指令译码，并依据SC2005软件指令格式进行重新编码，通过前面板、主板间的异步串口传至SC2005，SC2005译码后依照控制指令信息重新设置相应设备的寄存器，完成用户对XSAT430S操作执行。
SC2005通过读取相应设备的寄存器，并将相关信息传送至OSD发生器和前面板，完成诸如信号强度、C/N值以及频道号、信号锁定等信息在视频显示器和前面板数码管、LED的显示。
当XSAT430S重新设定卫星接收路径(开关设置)及重扫卫星信号后，选定SAVE后，内存中的卫星设置及信号参数等信息的镜像存储区数据也会依据新获得的信息产生相应变化，并将新的镜像存储区数据存入FLASH的信号信息存储区，在重新开机后SC2005将调入FLASH中新存入的卫星设置及信号参数等信息写入镜像存储区。
当用户变更新的卫星节目信号收视时，SC2005先在镜像存储区读入新的信号信息数据，根据信号信息重新设定TUNER、传输流解复用器等设备，完成收视信号变更。
图12是XSAT430S在上电开机过程中的启动流程图。（未完待续）