论文部分内容阅读
设计了具有流水结构的4核处理器架构,采用基于优先级的任务服务规则,并且针对该架构建立了FPGA验证平台。利用带有阻塞和多任务等级的开环排队网络,对包含优先级调度规则的多核处理器流水结构进行了建模和性能分析。提出了一种对带有阻塞和多任务等级的开环排队网络进行近似分析的算法,对多组矩阵连乘进行了分析和建模,利用该算法得到计算结果,并且在FPGA验证平台上得到仿真结果。通过对计算结果与仿真结果性能参数的相对误差分析,表明该方法对片上多核处理器的建模和性能分析是有效的。