论文部分内容阅读
根据提升小波的框架结构，提出了基于FPGA小波变换核的设计与实现方案；根据自顶向下的设计思想，利用FPGA片内存储资源，实现了行列变换的并行执行；该结构由一个行处理器和一个列处理器组成，行、列处理器通过时分复用同时进行滤波，用优化的移位加操作替代乘法操作；采用流水线设计方法，减少了运算量，提高了硬件资源利用率；整个模块采用VHDL语言进行设计，并在QuartusII下进行了编译和仿真。经验证系统工作可靠，完全满足实时处理的要求。