论文部分内容阅读
提出了一种适用于LVDS驱动器的电荷泵锁相环(PLL)多相时钟生成器的设计方法,特别是压控环形振荡器(VCO)设计中采用了高温度补偿和高电源抑制比的新技术,使得VCO的固定频率基本不受温度和电源电压变化的影响,采用UMC的0.25μmCMOS工艺模型,在Cadence的环境下spectreS仿真器模拟,结果表明设计的PLL对于不同的PVT:SSS,TTT,FFF,SFS,FSF(头两个字母表示工艺变化引起的模型参数的变化,第三个字母表示系统工作条件:T为75℃,3.3V,S为125℃,3.0V,F为0℃,