论文部分内容阅读
设计了以FPGA为核心逻辑控制模块的高速数据采集系统。设计中采用了自顶向下的方法,将FPGA依据功能划分为几个模块,详细论述了各模块的设计方法和控制流程。FPGA模块设计使用VHDL语言,在M ax+P lusⅡ中实现软件设计和完成仿真。本文给出了一些模块的仿真图形。整个采集系统可实现24路最大工作频率为100 kH z的现场模拟信号采集和4路频率信号采集,且该系统也采集8路系统内部通道信号以达到自校验功能。