论文部分内容阅读
介绍一种用于MPEC2传输流码率调整的硬件实现方法。首先分析MPEC2的帧格式,然后介绍具体的硬件实现,它是一种基于复杂可编程逻辑器件((2PLD)的码率调整,辅以数字频率合成器(DDS),避免了与信号源时钟的同步问题。同时提供异步串行接口(ASI)和同步并行接口(SPI)输入,并以SPI接口输出。可广泛应用于数字视频传输等各种需要码率调整的场合。