论文部分内容阅读
介绍了数字电视广播中广泛采用的RS(204,188)译码器原理和FPGA实现方案,采用并行的三级流水线结构以提高速度,并根据Berlekamp-Massey(BM)算法对译码器进行了优化设计,减少了硬件消耗。译码器的最大时钟频率可以达到75MHz。译码器的性能仿真和FPGA实现验证了该方案的可行性。