论文部分内容阅读
由于FPGA（Field Programmable GateArray）在并行运算上的优势，其在数字信号处理领域有了越来越多的应用。矩阵乘法可转化为乘法和累加运算，利用FPGA并行运算，可大大提高运算速度。针对需要去平均的大规模复数矩阵的协方差矩阵的计算，提出了一种先计算协方差，后去平均的快速算法，通过利用已计算结果，提高了运算速度，节约了硬件资源。利用VHDL语言在EP2S60F67214上进行了实现，证明了算法的有效性。