论文部分内容阅读
摘要：千兆以太网（Gigabit Ethernet，GbE）是快速以太网（Fast Ethernet）的扩展，速率可达1000Mb/s。本文旨在以千兆以太网为基础，介绍一种光接口和有线远传接口的收发模块的硬件设计方法。本文首先介绍了光远传接口模块的功能并提出硬件设计理念、子模块设计思想，然后重点介绍原理图和PCB设计中所需处理的细节，最后还分析和高速信号在实际设计中所面临的问题及其解决方法。
关键字：千兆以太网、光接口、有线远传接口、硬件设计、高速信号处理
1 绪言
随着信息技术发展，现代军事通信领域对信道带宽的要求越来越高，传统的百兆以太网（Fast Ethernet）逐渐无法满足图像信息传输等方面的要求。基于千兆以太网（Gbit Ethernet）的光纤信道的传输技术是实现和满足信道和网络环境需要的最好连接。
光纤通道连接距离很远，可达到10千米，并具有优良的扩展能力，在其仲裁环路，最多可接126个设备，交换结构可连接1600万设备，而且可以提供更高的带宽，极大地满足了现代军事通信对存储、传输速度的要求。在加上它使用灵活、系统稳定等特点，使它的应用范围变得十分广阔。
原本为光纤通道指定的标准GBIC（GigaBit Interface Converter）光收发模块，因其自身的技术特点发展为支持千兆以太网并且成为其事实上的接口标准，并在一定的时期内占据千兆数据设备市场。但随着用户对产品低成本、高的端口密度的要求，产生了SFF（Small Form Factor）收发器，它使LAN系统光纤端口的密度比现有光纤网络部件提高了一倍。
本文旨在设计一种基于千兆以太网的光接口和有线远传接口的收发模块，实现光信号到以太网信号、远传信号到以太网信号的转换和控制。
2 光远传接口模块介绍
2.1 光远传接口模块功能介绍
光远传接口模块用于实现车通系统有线远传信号和光信号的接入、处理和转换功能，具有协议处理、数据交换、通信控制等能力，目前主要实现车内与车下之间的话音和数据通信。
光远传接口模块主要实现以下功能：
1）光与电信号数据交换；
2）有线远传协议处理；
3）光信号、有线远传信号通信控制；
4）10/100/1000M以太网接口自适应。
2.2 光远传接口模块硬件介绍
光远传接口模块由以下部分组成：FPGA单元、光接口单元、有线远传单元、Gbit PHY单元和管理接口单元。FPGA单元完成协议处理、信号接入、数据交换以及配置管理功能。光接口单元、有线远传单元实现光和远传信号的收发；Gbit PHY单元实现10/100/1000M以太网接口的自适应以及收发功能；管理接口用于信令的交互与转发。
光远传接口模块具有两种工作模式，即光接口和有线远传接口模式。这两种接口可以同时接入，但只会有一种模式：当光和远传接口同时接上时，模块工作于光接口模式下。
2.2.1 FPGA单元
FPGA单元采用XILINX公司SPARTEN-3E系列的XC3S1600E芯片，选用320脚的BGA封装。XC3S1600E具有160万门，33192个逻辑单元，支持LVCMOS、LVTTL、HSTL等多种电平标准，最多可支持250个单端IO脚和90个差分IO脚，单个IO最大数据传输率为622Mbps。其核心电压为1.2V，IO电压为3.3V，2.5V辅助电压（必要时可根据需要使IO脚兼容2.5V电平）。
扩展的PROM FLASH存储器型号为XILINX公司的XCF08P，容量为8M字节，用于存放FPGA程序。
FPGA主要完成以下功能：
1）配置有线远传单元；
2）有线远传模式下SHDSL/MAC的协议转换；
3）PHY的初始化配置；
4）PHY的工作模式切换；
5）检测光接口单元的工作状态；
6）控制信令的交互。
2.2.2 光接口单元
光接口单元采用SFF单模光信号收发器FTLF1319P1xTL，最高支持2.125Gbit/s双向链路数据，接收和发送光信号波长为1310nm。其采用单组3.3V供电，兼容CMOS/TTL电平，并支持1000BASE-LX，最高传输距离为10公里（采用9/125um单模光纤）。
2.2.3 有线远传单元
有线远传单元采用730厂的SHDSL-1A模块。最大传输距离为8公里（数据速率为125kbit/s），最高数据速率为8Mbit/s，误码率小于10-7。其具有主/从两种工作模式，并兼容TTL/CMOS电平，采用单路5V供电。
2.2.4 千兆PHY单元
PHY采用BROADCOM公司的BCM5461芯片。该芯片是一款千兆MAC to PHY收发芯片，Copper模式下支持1000BASE-T、100BASE-TX、10BASE-T，Fiber模式下支持1000BASE-LX/SX和100BASE-FX，同时能够实现fiber to copper的转换。其具有多种MAC接口，如GMII、RGMII、SGMII、SerDes、TBI、RTBI、MII等。它采用1.2V核心电压，2.5V/3.3V IO电压，并可根据功耗要求设置多种电源供给策略。
BCM5461和FTLF1319P1xTL采用SerDes接口。该接口是一种高速串行接口，用两对差分线实现2.125Gbit/s的双向数据传输，如图4所示。其中，SD信号用于指示光模块的工作状态：当光信号链路没建立时为高电平；当光信号链路建立时为低电平。BCM5461的TPI接口（双绞线接口）用于物理层链路的连接。1000BASE-T物理层具有4对双向差分信号线，每对信号线传输250Mbit/s的数据，时钟频率为125MHz。FPGA和BCM5461采用MII接口。之所以采用100M接口，是因为有线远传接口最高速率仅为8Mbps，不需要提供1000M的Mac层接口。 3 光远传接口模块硬件设计
由于SerDes接口和千兆TPI接口都属于高速信号，在原理图和PCB设计时都应该满足高速信号完整性的设计要求。
3.1 PHY芯片电源策略
BCM5461具有4种电源供给模式可供选择。BCM5461内部集成有稳压电路，能够产生1.2V电压，但是使用内部稳压电路会时芯片功耗增加。同时，如果使用2.5V作为IO电压会比使用3.3V IO电压时的功耗低。但是外围诸多芯片采用在3.3V电平，无法与2.5V兼容。因此，综合考虑功耗和兼容性，1号模式为BCM5461在最佳选择，而且这三组电压FPGA芯片也会使用。
3.2 PHY芯片接口模式
BCM5461具有4种MAC接口模式。这4种工作模式通过引脚FDXLED/INTF_SEL[1]和LINKSPD/INTF_SEL[0]设置，根据实际需求，光远传接口模块有两种工作模式。相应的PHY需要工作在模式1和4，即Copper（远传接口模式）和GBIC（光接口模式）。这个切换需有FPGA控制，如图6所示。当SD信号为高电平时，FPGA将BCM5461置为Copper模式，并设置TPI接口为100BASE-TX；当SD信号检测为低电平，FPGA将BCM5461置为GBIC模式，此模式下TPI接口自动设置为1000BASE-T。引脚FDXLED/INTF_SEL[1]和LINKSPD[1]/INTF_SEL[0]是一个双功能引脚，其特点是：在BCM5461复位时间内，该引脚为输入配置引脚；复位完毕后，该引脚为LED灯信号在输入引脚。因此，当需要改变BCM5461的接口工作模式时，需要重新复位。
3.3 FPGA资源分析
3.3.1 IO资源
FPGA所需IO资源如下表所示。
XC3S1600E共提供250个IO资源，远超过设计所需65个。之所以仍然选用这款FPGA芯片，是考虑到本设计为第一版，逻辑门资源数量暂时无法准确估计。后续版本可根据第一版的实际资源需求来选用合适的芯片。
3.3.2 FPGA时钟管理器和数据传输率
XC3S1600E的时钟管理最大能够处理300MHz的时钟信号，可以满足GMII接口的125MHz时钟信号。
XC3S1600E的IO最大数据传输率为622Mbps，可以满足GMII接口的125Mbps的数据传输率。
3.4 可调试性设计
3.4.1 电源分布
整个系统为+5V直流供电，芯片需提供+3.3V、+2.5V、+1.8V、+1.2V。这四组电压都会有两片或以上的芯片使用，如使用到3.3V的芯片有：FPGA、FLASH、PHY、光接口单元、MAX3232等。因此，从方便调试的角度，可将3.3V按功能划分给各组芯片，如FPGA、FLASH和MAX3232可分为一组其他芯片各分为一组。这种方法有利于排除焊接产生的短路、虚焊，以及芯片损坏的问题。
3.4.2 增加测试引脚和指示灯信号
PHY芯片具有丰富的指示灯信号，可以对外提供芯片状态。调试的时候可以充分利用这些信号来观察PHY芯片的工作状态。但需要注意的是PHY芯片的LED指示信号脚多为双功能引脚，它的有效电平状态并不固定，而是根据复位期间内的电平而定。如LINKSPD[1]/INTF_SEL[0]，在复位期间他是一个输入配置脚用于配置PHY芯片MAC接口类型，如果此时写入的信号是1（高电平），那么复位完毕后作为LED指示信号时，它是一个低电平有效的引脚，用于指示PHY芯片TPI接口速率；反之，若复位期间写入的是低电平，那么作为LED指示信号时，它是一个高电平有效引脚。因此这些引脚在设计时，需采用以下电路。
此外，PHY芯片还有其他类似功能引脚，如QUALITY、FDXLED/INTF_SEL[1]、XMTLED/FBRUSE/AUTODET等引脚。在设计时，对于关键信号也应该增加测试点，如GMII的数据线引脚，光接口单元的SD信号，有线远传单元的同步指示信号灯。这些测试点在调试的时候可以起到事倍功半的效果。
4 PCB设计
4.1 叠层设置
叠层设计的好坏将直接影响到整个电路的性能。好的叠层设计既可以为我们节省布线空间，还能有效的提高电源质量，减少串扰和EMI，这是任何高速PCB设计都必须首先考虑的问题。光远传接口模块采用的8层PCB（TOP-GND1-SIG1-VCC1-VCC2-SIG2-GND2-BOT）遵循以下原则：
1）铺铜层最好要成对设置，这是考虑到工艺上平衡结构的要求，因为不平衡的铺铜层可能会导致PCB板膨胀时的翘曲变形。
2）每个信号层都能和至少一个铺铜层紧邻，以阻抗控制和提高信号质量。
3）缩短电源和地层的距离，可以降低电源的阻抗，减小电流回路和抑制EMI。
4）在很高速的情况下，可以加入多余的地层来隔离信号层，但不要多加电源层来隔离，因为电源层会带来较多的高频噪声干扰。
4.2 高速差分信号布线
高速差分信号布线应考虑以下几点：
1）高速差分信号布线要严格控制差分信号的阻抗（100Ω），以避免阻抗失陪产生的反射，必要时可在终端放置匹配电阻以消除反射。
2）要保证差分信号的紧耦合，以消除共模干扰。
3）保证差分信号的参考层完整。
4.3 EMI问题处理
增加去耦电容是解决EMI问题的最好的方法，特别是在高速信号处理时，合适的放置去耦电容显得尤为重要。
对于PHY芯片，去耦电容能够有效抑制纹波。在放置去耦电容（最好选择小封装，如0402）时，要保证过孔的焊盘间距离最小，使去耦电容产生的寄生电感最小，如图8所示。同时在每一组电压输入端最好放置一个大容量的钽电容。
参考文献：
[1]Eric Bogatin， “Signal Integrity： Simplified”， 电子工业出版社，2009
[2]罗浩、欧阳伦、徐海峰、武树斌、刘贤得，“千兆以太网数据光接口板卡的设计研究”2007.11
[3] Xilinx Sparten-3E FPGA Family Complete Data Sheet
关键字：千兆以太网、光接口、有线远传接口、硬件设计、高速信号处理
1 绪言
随着信息技术发展，现代军事通信领域对信道带宽的要求越来越高，传统的百兆以太网（Fast Ethernet）逐渐无法满足图像信息传输等方面的要求。基于千兆以太网（Gbit Ethernet）的光纤信道的传输技术是实现和满足信道和网络环境需要的最好连接。
光纤通道连接距离很远，可达到10千米，并具有优良的扩展能力，在其仲裁环路，最多可接126个设备，交换结构可连接1600万设备，而且可以提供更高的带宽，极大地满足了现代军事通信对存储、传输速度的要求。在加上它使用灵活、系统稳定等特点，使它的应用范围变得十分广阔。
原本为光纤通道指定的标准GBIC（GigaBit Interface Converter）光收发模块，因其自身的技术特点发展为支持千兆以太网并且成为其事实上的接口标准，并在一定的时期内占据千兆数据设备市场。但随着用户对产品低成本、高的端口密度的要求，产生了SFF（Small Form Factor）收发器，它使LAN系统光纤端口的密度比现有光纤网络部件提高了一倍。
本文旨在设计一种基于千兆以太网的光接口和有线远传接口的收发模块，实现光信号到以太网信号、远传信号到以太网信号的转换和控制。
2 光远传接口模块介绍
2.1 光远传接口模块功能介绍
光远传接口模块用于实现车通系统有线远传信号和光信号的接入、处理和转换功能，具有协议处理、数据交换、通信控制等能力，目前主要实现车内与车下之间的话音和数据通信。
光远传接口模块主要实现以下功能：
1）光与电信号数据交换；
2）有线远传协议处理；
3）光信号、有线远传信号通信控制；
4）10/100/1000M以太网接口自适应。
2.2 光远传接口模块硬件介绍
光远传接口模块由以下部分组成：FPGA单元、光接口单元、有线远传单元、Gbit PHY单元和管理接口单元。FPGA单元完成协议处理、信号接入、数据交换以及配置管理功能。光接口单元、有线远传单元实现光和远传信号的收发；Gbit PHY单元实现10/100/1000M以太网接口的自适应以及收发功能；管理接口用于信令的交互与转发。
光远传接口模块具有两种工作模式，即光接口和有线远传接口模式。这两种接口可以同时接入，但只会有一种模式：当光和远传接口同时接上时，模块工作于光接口模式下。
2.2.1 FPGA单元
FPGA单元采用XILINX公司SPARTEN-3E系列的XC3S1600E芯片，选用320脚的BGA封装。XC3S1600E具有160万门，33192个逻辑单元，支持LVCMOS、LVTTL、HSTL等多种电平标准，最多可支持250个单端IO脚和90个差分IO脚，单个IO最大数据传输率为622Mbps。其核心电压为1.2V，IO电压为3.3V，2.5V辅助电压（必要时可根据需要使IO脚兼容2.5V电平）。
扩展的PROM FLASH存储器型号为XILINX公司的XCF08P，容量为8M字节，用于存放FPGA程序。
FPGA主要完成以下功能：
1）配置有线远传单元；
2）有线远传模式下SHDSL/MAC的协议转换；
3）PHY的初始化配置；
4）PHY的工作模式切换；
5）检测光接口单元的工作状态；
6）控制信令的交互。
2.2.2 光接口单元
光接口单元采用SFF单模光信号收发器FTLF1319P1xTL，最高支持2.125Gbit/s双向链路数据，接收和发送光信号波长为1310nm。其采用单组3.3V供电，兼容CMOS/TTL电平，并支持1000BASE-LX，最高传输距离为10公里（采用9/125um单模光纤）。
2.2.3 有线远传单元
有线远传单元采用730厂的SHDSL-1A模块。最大传输距离为8公里（数据速率为125kbit/s），最高数据速率为8Mbit/s，误码率小于10-7。其具有主/从两种工作模式，并兼容TTL/CMOS电平，采用单路5V供电。
2.2.4 千兆PHY单元
PHY采用BROADCOM公司的BCM5461芯片。该芯片是一款千兆MAC to PHY收发芯片，Copper模式下支持1000BASE-T、100BASE-TX、10BASE-T，Fiber模式下支持1000BASE-LX/SX和100BASE-FX，同时能够实现fiber to copper的转换。其具有多种MAC接口，如GMII、RGMII、SGMII、SerDes、TBI、RTBI、MII等。它采用1.2V核心电压，2.5V/3.3V IO电压，并可根据功耗要求设置多种电源供给策略。
BCM5461和FTLF1319P1xTL采用SerDes接口。该接口是一种高速串行接口，用两对差分线实现2.125Gbit/s的双向数据传输，如图4所示。其中，SD信号用于指示光模块的工作状态：当光信号链路没建立时为高电平；当光信号链路建立时为低电平。BCM5461的TPI接口（双绞线接口）用于物理层链路的连接。1000BASE-T物理层具有4对双向差分信号线，每对信号线传输250Mbit/s的数据，时钟频率为125MHz。FPGA和BCM5461采用MII接口。之所以采用100M接口，是因为有线远传接口最高速率仅为8Mbps，不需要提供1000M的Mac层接口。 3 光远传接口模块硬件设计
由于SerDes接口和千兆TPI接口都属于高速信号，在原理图和PCB设计时都应该满足高速信号完整性的设计要求。
3.1 PHY芯片电源策略
BCM5461具有4种电源供给模式可供选择。BCM5461内部集成有稳压电路，能够产生1.2V电压，但是使用内部稳压电路会时芯片功耗增加。同时，如果使用2.5V作为IO电压会比使用3.3V IO电压时的功耗低。但是外围诸多芯片采用在3.3V电平，无法与2.5V兼容。因此，综合考虑功耗和兼容性，1号模式为BCM5461在最佳选择，而且这三组电压FPGA芯片也会使用。
3.2 PHY芯片接口模式
BCM5461具有4种MAC接口模式。这4种工作模式通过引脚FDXLED/INTF_SEL[1]和LINKSPD/INTF_SEL[0]设置，根据实际需求，光远传接口模块有两种工作模式。相应的PHY需要工作在模式1和4，即Copper（远传接口模式）和GBIC（光接口模式）。这个切换需有FPGA控制，如图6所示。当SD信号为高电平时，FPGA将BCM5461置为Copper模式，并设置TPI接口为100BASE-TX；当SD信号检测为低电平，FPGA将BCM5461置为GBIC模式，此模式下TPI接口自动设置为1000BASE-T。引脚FDXLED/INTF_SEL[1]和LINKSPD[1]/INTF_SEL[0]是一个双功能引脚，其特点是：在BCM5461复位时间内，该引脚为输入配置引脚；复位完毕后，该引脚为LED灯信号在输入引脚。因此，当需要改变BCM5461的接口工作模式时，需要重新复位。
3.3 FPGA资源分析
3.3.1 IO资源
FPGA所需IO资源如下表所示。
XC3S1600E共提供250个IO资源，远超过设计所需65个。之所以仍然选用这款FPGA芯片，是考虑到本设计为第一版，逻辑门资源数量暂时无法准确估计。后续版本可根据第一版的实际资源需求来选用合适的芯片。
3.3.2 FPGA时钟管理器和数据传输率
XC3S1600E的时钟管理最大能够处理300MHz的时钟信号，可以满足GMII接口的125MHz时钟信号。
XC3S1600E的IO最大数据传输率为622Mbps，可以满足GMII接口的125Mbps的数据传输率。
3.4 可调试性设计
3.4.1 电源分布
整个系统为+5V直流供电，芯片需提供+3.3V、+2.5V、+1.8V、+1.2V。这四组电压都会有两片或以上的芯片使用，如使用到3.3V的芯片有：FPGA、FLASH、PHY、光接口单元、MAX3232等。因此，从方便调试的角度，可将3.3V按功能划分给各组芯片，如FPGA、FLASH和MAX3232可分为一组其他芯片各分为一组。这种方法有利于排除焊接产生的短路、虚焊，以及芯片损坏的问题。
3.4.2 增加测试引脚和指示灯信号
PHY芯片具有丰富的指示灯信号，可以对外提供芯片状态。调试的时候可以充分利用这些信号来观察PHY芯片的工作状态。但需要注意的是PHY芯片的LED指示信号脚多为双功能引脚，它的有效电平状态并不固定，而是根据复位期间内的电平而定。如LINKSPD[1]/INTF_SEL[0]，在复位期间他是一个输入配置脚用于配置PHY芯片MAC接口类型，如果此时写入的信号是1（高电平），那么复位完毕后作为LED指示信号时，它是一个低电平有效的引脚，用于指示PHY芯片TPI接口速率；反之，若复位期间写入的是低电平，那么作为LED指示信号时，它是一个高电平有效引脚。因此这些引脚在设计时，需采用以下电路。
此外，PHY芯片还有其他类似功能引脚，如QUALITY、FDXLED/INTF_SEL[1]、XMTLED/FBRUSE/AUTODET等引脚。在设计时，对于关键信号也应该增加测试点，如GMII的数据线引脚，光接口单元的SD信号，有线远传单元的同步指示信号灯。这些测试点在调试的时候可以起到事倍功半的效果。
4 PCB设计
4.1 叠层设置
叠层设计的好坏将直接影响到整个电路的性能。好的叠层设计既可以为我们节省布线空间，还能有效的提高电源质量，减少串扰和EMI，这是任何高速PCB设计都必须首先考虑的问题。光远传接口模块采用的8层PCB（TOP-GND1-SIG1-VCC1-VCC2-SIG2-GND2-BOT）遵循以下原则：
1）铺铜层最好要成对设置，这是考虑到工艺上平衡结构的要求，因为不平衡的铺铜层可能会导致PCB板膨胀时的翘曲变形。
2）每个信号层都能和至少一个铺铜层紧邻，以阻抗控制和提高信号质量。
3）缩短电源和地层的距离，可以降低电源的阻抗，减小电流回路和抑制EMI。
4）在很高速的情况下，可以加入多余的地层来隔离信号层，但不要多加电源层来隔离，因为电源层会带来较多的高频噪声干扰。
4.2 高速差分信号布线
高速差分信号布线应考虑以下几点：
1）高速差分信号布线要严格控制差分信号的阻抗（100Ω），以避免阻抗失陪产生的反射，必要时可在终端放置匹配电阻以消除反射。
2）要保证差分信号的紧耦合，以消除共模干扰。
3）保证差分信号的参考层完整。
4.3 EMI问题处理
增加去耦电容是解决EMI问题的最好的方法，特别是在高速信号处理时，合适的放置去耦电容显得尤为重要。
对于PHY芯片，去耦电容能够有效抑制纹波。在放置去耦电容（最好选择小封装，如0402）时，要保证过孔的焊盘间距离最小，使去耦电容产生的寄生电感最小，如图8所示。同时在每一组电压输入端最好放置一个大容量的钽电容。
参考文献：
[1]Eric Bogatin， “Signal Integrity： Simplified”， 电子工业出版社，2009
[2]罗浩、欧阳伦、徐海峰、武树斌、刘贤得，“千兆以太网数据光接口板卡的设计研究”2007.11
[3] Xilinx Sparten-3E FPGA Family Complete Data Sheet