论文部分内容阅读
基于整数和小数分频的实现原理，提出了整数和小数分频器的算法和结构，采用Verilog硬件描述语言优化设计了偶数、非50％占空比和50％占空比的奇数、单整数分频器，重点对任意小数分频器进行了设计优化．用LDV5．1进行了仿真，用Synplify Pro进行了基于ALTERA公司FPGA的综合，证明了其可行性．