论文部分内容阅读
介绍了一种实现高速雷达信号实时处理的IP核的实现方法。将采样率为4G／S的雷达采样信号分为16路采样频率为250M／S的信号并行输入给FPGA芯片。然后，在芯片内对这16路信号进行并行处理，完成采样信号与特征库信号的相关计算。首先介绍了快速相关计算的方法和重叠相加法的原理，给出了用FPGA实现快速实时相关计算框图。通过平台测试和仿真计算，结果表明，设计满足资源、时序以及精度等各方面要求。