论文部分内容阅读
折叠插值结构是高速ADC设计中的常用结构。提出了一种新的在折叠插值结构ADC中只对THA进行时间交织的技术，可以在基本不增加芯片功耗和面积的情况下，使ADC的系统速度提高近1倍。位同步技术可以保证粗分和细分通路之间的同步，在位同步的基础上设计了新的编码方式。基于上述技术设计了8bit400MS／sCMOS折叠插值结构ADC，核心电路电流为110mA，面积仅1mm×0．8mm，Nyquist采样频率下SNDR为47．2dB，SFDR为57．1dB。