半导体业最主要的特征是工艺尺寸不断进步，平均每2-3年就要升级一次，带动功耗和成本不断下降、性能提升。从180nm到130hm，再到90nm、65nm和45nm，这些略显枯燥的数字使我们的生活正在加速进入数字时代。当工艺进入65nm时代，FPGA厂商收获的不仅仅是关注的目光，更是新的机遇。
　　众所周知，通信、仪器、工业、军工、航天等市场具有小批量、多品种的特点，如果投入大量资源开发一种专用的芯片，经济上不划算。另外，越来越多的企业意识到差异化的快速灵活生产才是发展之道，但ASIC高昂的芯片设计和制造成本使技术进步逐渐成为极少数厂商玩得起的游戏，这也是越来越多厂商选择FPGA的主要原因之一。另一个促使FPGA应用快速增长的原因则是FPGA性能、功耗、成本的不断优化，这主要得益于FPGA器件工艺的改善。
　　例如，Xilinx公司65nm的Virtex-5系列采用了三层不同厚度的氧化层技术降低漏电和静电，通过1.0V的内核电压和应变硅技术实现了更低的动态功耗，用12层铜技术降低电容电压以及镍硅化物自动对准技术提升性能等。此外，Virtex-5还采用ASMBL架构和Ex－press Fabric，并内置了温度与电压传感器等技术，与其前代90nmFPGA相比，速度平均提高30％，容量增加65％，动态功耗降低35％，静态功耗不变，芯片面积减小了45％。据Xilinx公司亚太区Virtex解决方案高级市场经理邹志雄透露，65nmVirtex5的价格将在不久后比90nm器件下降20％～30％。
　　
　　商业和技术开发模式的转变
　　
　　目前宣布采用65nm工艺量产的厂商名单中，仅有Intel、AMD、IBM、三星、Nvidia和Xilinx等，厂商数量相比于90nm大幅减少，原因很简单—不划算。虽然工艺每升级一次，就能使晶圆的制造成本降低一半，却会使芯片的开发成本上升2、3倍甚至更多，而且是呈指数上升。例如，65nm芯片的开模费高达400万美元，而45nm芯片的开模费更会达到900万美元。相比于开模费，更先进工艺的研发费用高得让人咋舌，设计一款45nm的芯片可能要烧掉2～5亿美元。别说是ASIC厂商，就是ASSP厂商可能都无力负担这笔巨额开支，这也是半导体业界的联合设计、研发日渐增多的缘由。只有那些能在众多客户和设计间分摊成本的芯片企业，才能承担越来越高昂的芯片制造和设计费用。可以预见的是，未来采用45nm、32nm甚至22nm的厂商名单只会越来越短，最先进工艺的IC设计只能是少数大佬们的博弈了。
　　这对FPGA厂商来说是一个新的机遇。Xilinx Virtex高级市场经理邹志雄解释道，可编程器件由于其工艺特点和商业模式，实际上是让众多的客户和FPGA厂商一起来承担这些巨额的研发费用。例如Xilinx有2万多客户，大家共同分摊45nm的2亿美元成本，这样实际上每个公司仅需承担1万美元，无疑就分摊了风险。无晶圆代工(fabless)模式就是由Xilinx率先发起的，这种分担技术风险的商业模式使FPGA的发展前景极为广阔。
　　相比ASIC／ASSP，FPGA最大的劣势可能就在大批量的成本上，但当FPGA采用32nm工艺及以下时，ASIC／ASSP芯片则在批量的单价上也落得下风。再考虑到芯片开发的风险和成本，以及未来市场的不确定性，基于ASIC／ASSP的设计项目会逐渐减少。未来的FPGA还可以将闪存、嵌入式处理器等其他器件整合进来，实现混合工艺与混合电压，让FPGA变成一块“虚拟母板”，工程师可以直接进行混合信号的设计。换句话说，系统厂商不必再等IC供应商设计出所需的芯片，它们完全可以在FPGA~：实现完整的系统功能。传统的电子系统开发模式在工艺不断进步的FPGA的力推下可能遭到彻底颠覆。
　　
　　量产——先机
　　
　　量产的FPGA意味着客户现在可以放心地大量采用先进的65nm FPGA进行整机产品制造，实现性能、成本、功耗领先的终端产品，抢占市场先机。自2006年5月15日推出65nmVirtex-5 FPGA平台以来，Xilinx公司已向市场发售了基于三款平台(LX、LXT和SXT)的18种器件。为了帮助客户更快地设计出产品，Xilinx在从推出样片到量产的一年里，对软件和整体解决方案进行了多优化，提供免费的设计工具、针对应用而优化过的协议开发套件、通用开发板以及参考设计。
　　“时机即是商机。”抢先一步的公司吸引着致力于实现差异化和追求行业领先地位的高端厂商的拥趸。
　　半导体行业的铁律是必须不断创新，以跟上技术发展的步伐，否则就要被这列高速列车甩下来。FPGA厂商的创新肯定还要继续，这也正是电子系统设计师所乐于见到的，他们更期望看到的是能用FPGA这样的统一平台进行系统开发，随着FPGA制造工艺的不断演进和软件开发工具的日渐丰富，这一天似乎不远了。