论文部分内容阅读
提出了一种对LDPC码（低密度奇偶校验码）译码器进行FPGA（现场可编程门阵列）设计的新方案。不同于采用传统硬件描述语言方法，该方案基于最新一代从ImpulseC编程到硬件编译的便捷技术，在XilinxVirtex2芯片XC2V2000上实现了1／2码率、码长2500的（3，6）LDPC码译码器。最大迭代次数为10次，主频50MHz时，数据吞吐量可达10Mbit／s，能够满足第三代移动通信系统对译码速率的要求。