论文部分内容阅读
针对低密度奇偶校验码（简称LDPC码）的直接编码运算量较大、复杂度高，根据Richardson和Urbanke（RU）建议的编码方案，介绍一种适于在FPGA上实现，利用有效校验矩阵来降低编码复杂度的LDPC编码方案，给出了编码器设计实现的原理和编码器的结构和基本组成。在QuartusⅡ7．2软件平台上采用基于FPGA的VHDL语言实现了有效的编码过程。结果表明：此方案在保证高效可靠传输的同时降低了实现的复杂度。这种编码方案可灵活应用于不同的校验矩阵日，码长和码率的系统中。