论文部分内容阅读
基于TD-SCDMA系统的特点和交织原理提出一种交织器电路的设计思路,进行了相关数据的分析,在QuartusⅡ8.0软件平台上,用verilog语言进行了实现,并对其进行了编译、功能仿真和时序仿真。用QuartusⅡ8.0软件生成RTL门级电路,将实际生成电路与理论设计电路进行比较,并配置到可编程逻辑器件EP1K30TC144-3进行验证,测试结果表明本设计的正确性与有效性。