论文部分内容阅读
可变模计数器是数字系统中广泛应塌的一种电路模块，本文讨论了一种基于VHDL语言实现的可变模计数器的EDA设计方案，采用FPGA芯片作为设计载体，FPGA具有在线可重构的优点，如需对计数器的技术指标进行修改，只霈修改源程序中的相应参数，重瓤进行编译、仿真、配置即可，使得设计本身灵活性好，便于升级和维护。