论文部分内容阅读
Grostl是继承MD迭代结构和沿用AES压缩函数的SHA．3候选算法。目前的研究只针对Grostl算法的一种或两种参数版本进行实现，并没有针对Grcstl四种参数版本的设计，缺少灵活性。在分析Gr#stl算法的基础上，采用可重构的设计思想，在FPGA上实现了Grcstl四种参数版本。实验结果表明，在XilinxVirtex一5FPGA平台上，四参数可重构方案的面积为4279slices，时钟频率为223．32MHz，与已有的实现方法相比，具有面积小、时钟频率高及灵活性等优点。