论文部分内容阅读
基于半定制集成电路设计流程,提出一种对CMOS集成电路进行电磁信息泄漏评估的方法。该方法首先利用综合工具生成电路的门级网表,将门级网表中的普通单元替换为防护逻辑单元,然后利用电磁辐射仿真模型和电磁信息泄漏评估模型对集成电路进行电磁辐射仿真和信息泄漏分析。该方法能够在设计阶段对密码芯片的抗电磁旁路攻击能力进行评估,可提高密码芯片的设计效率,减少资源浪费。