论文部分内容阅读
主要讨论64QAM全数字调制解调系统中，滤波器在基带成形（接收端为匹配滤波）和符号同步这两部分的实现方法。给出这两部分的实现思想：基带成形部分是由加窗的根升余弦滤波器来实现，结合FPGA，采取并行流水线和查找表的结构来实现。符号同步部分考虑插值滤波器的实现方法，采用能适用于Fallow结构的直线型插值、分段抛物线型插值和立方插值。最后，在此基础之上，仿真出FIR滤波器的滚降系数和码间串扰之间的关系，同时针对误差检测器的自噪声过大问题，提出一种在误差检测器中增加一个简单的高通滤波器这种改进方案来减小检测器的