论文部分内容阅读
对于流水线型的超大规模微处理器，通常采用多端口的寄存器堆暂存中间数据，这些读写操作势必增加寄存器堆的芯片面积和功耗。因此提出一种基于double—pumped的采样时钟，在一个系统时钟周期内用一根复用地址线顺序完成读写操作，从而大大减少芯片面积，并降低系统功耗。采用1．2V，0．13μm的CMOS工艺进行仿真，结果显示该2读1写寄存器堆在1GHz工作频率下，其数据读取时间仅为546ps。