论文部分内容阅读
提出了一种新的符号同步电路结构,采用立方插值和O&M定时误差检测相结合的算法实现符号定时同步.并通过Altera DSP Builder完成该电路的设计、仿真和分析,将设计用Altera Stratix Ⅱ FPGA实现,应用在实际的接收机中,证明其能纠正1%的定时误差,工作时钟频率最高可达到130MHz.