论文部分内容阅读
摘要：为了满足当下雷达信号的要求，本文主要针对在当下工作中经常遇到的锁相环芯片进行了分析，通过分析其相应的参数及设计原理，对低功耗低噪声宽带锁相环频率综合器的理论设计进行了探讨。
关键词：频率合成器;宽带;低噪声;设计;研究
1 设计方案
为了方便实验，本文采用的是在日常工作中经常用到的PLL结构，以此来产生低相位噪声且超宽带的信号。频率综合器所输出的范围大约在7.12至9.12赫兹之间，且相位噪声每赫兹需要小于等于-96dBc，杂散的抑制需要在-70dBc之间，且频率步进需要大约在8MHz。因为在本次设计研究工作中所选择的是传统的PLL结构，因此其电路相对来说是比较简单的，只要选择合理的优质配件就完全可以在保证高性能的同时实现整个设计工作的低成本。以下所用到的是输出为80MHz的OCXO晶振，以此来作为参考保证整个设计工作数据的准确性，芯片所采用的是PLL的锁相环GM4704，在其工作中可以产生高達10GHz的频率[2]。采用该款芯片的主要原因是其功耗在同款芯片中是最低的，且其电路构造也是非常简单的。下图1正是本人对相关电路框图的展示。
2 相关指标设计
对低功耗低噪声宽带锁相环频率综合器的设计工作主要是通过三方面的分析来实现的，因此下文主要对相位噪声、杂散和环路滤波器的问题分析了造成当下频率综合器功耗高且噪声大的主要原因，并针对当下存在的问题及造成其功耗高和噪声大的问题进行了研究，提出了具体的改进措施和设计方案[3]。
2.1 相位噪声问题设计
想要让锁相环的相位噪声充分发挥其作用，单单是依靠分频器的指令来实现是不可能的。要想保证其作用主要需要从六个方面来考虑。一是需要考虑分频器在工作的过程中其产生的附加抖动噪声;二是需要考虑VOC灵敏度，这也是影响其作用发挥的主要因素之一;三是需要考虑鉴相器中的周期杂散问题，电荷泵所产生的噪声;四是需要考虑环路贷款和环路滤波器两者的问题;五是需要考虑参考信号源的问题，其噪声频谱是需要考虑的主要问题;流失需要分析芯片在工作中的主要模式是什么，对其整数和小数所调制的类型进行分析[4]。只有这六个问题能够充分了解才能保证整个设计工作的准确和完整，不同部件之间是相互影响互相合作的，因此在设计工作的时候也不能仅仅是对一方面的部件问题进行思考和设计，而是要从部件的整体性出发，对其进行合理的分析。
2.2 杂散问题设计
杂散的产生主要原因是VOC在工作中所产生的频率与鉴相频率之间的关系调整存在问题，其之间没有实现倍数的关系。所以在工作的过程中就会导致两者互调产生了杂散的频带，且如果两者之间的关系呈现整倍数的时候两者之间的杂散值会达到最高。所有在外界存在的耦合都会产生一定的辐射，进而影响到整个VOC工作的环境，造成杂散现象的产生，因此在相关设计工作的过程中需要了解在工作中产生的杂散具体原因是什么，根据其产生的原因进行分析，从而找出最合适的解决方案。在当下的设计工作过程中首先需要了解杂散以及各个电磁的数值，根据本人在实际工作中的研究了解到，影响其杂散情况的主要是d和m的数值，当m小于4的时候，其具体杂散的情况是可以忽略不计的，因此在设计相关部件的过程中，可以通过调节CP的偏置电流实现对杂散现象的抑制。不仅如此，在对PCB布线工作的过程中也需要严格遵循相关的电磁兼容的问题，加强对电源滤波相关工作的建设，如果在工作的过程中出现控制信号不适应的问题，应该及时进行关闭，这样的化可以保证杂散工作出现的频率，抑制杂散现象的产生[5]。
2.3 环路滤波器问题
在锁相环设计工作中还需要重点注意的是对环路滤波器的设计，在当下的设计工作中需要注意的是要对环路宽带的问题折中分析，也就是说在当下的设计工作中是无法通过采用大宽带或者小宽带完成功耗小和噪声低的问题，因此需要对两方面的问题进行集中分析，解决主要矛盾。在宽带小的环境中能够降低近端相噪，防止带外杂质的产生，主要缺点是其环路锁定需要较多的时间，因此效率会比较慢;采用大宽带相较于小宽带可以保证整体环路锁定时间大大减少，其工作效率要更高，但是其抑制带外杂散的能力就会相对来说要差些[4]。图2是本人针对环路滤波器构造绘制的解析图。
根据对上图的分析和设计，利用PLL锁相环相关设计分析中可以了解到Cb=1nF，Rb1=Rb2=1KΩ，且R2的数值是在130Ω，R3的数值也是130Ω，R4是1KΩ。这时环路宽带的数值为250KHz，且相位裕度是58°，经过本人的检验和分析，该项数据真实有效，且可以作为整个调查中的真实数据对相关设计工作进行调整，且在日常实际的工作情况下也是可以直接用来进行设计工作的，因此该数据具有一定的真实性和正确性。
3.电路效果测试
为了保证整个杂散指标的数值能够符合整个设计工作的要求，供电相关的设计中需要对隔离和屏蔽工作适当加强，其产生的电流，直接供给GM4704，减少中间不必要的环节，通过减少其在输送环节中产生干扰，防止因为中间过程过于复杂影响整个设计中的杂散情况。在系统的操作过程中，需要将PLL电路和控制电路进行分别装置，并保证其在工作中两者之间交集问题得以妥善解决，避免因为两者交流且电流信号相互影响的原因造成干扰过多，产生不必要的杂散现象，影响整个系统的工作。不仅如此，在系统中环路滤波器放大需要通过低噪声的电压实现，且其放大器也需要实施滤波处理工作，防止放大器在工作中产生一定的杂散，导致其他工作无法顺利进行。
4.结束语
由以上分析可知此频率综合器是符合所要求的指标的，其杂散和相位噪声问题均得到了有效的解决，且在运行过程中整体是非常稳定的，具有实用价值，因此此设计方案可以应用于同类型的频率综合器设计工作中。需要注意的是，在以后的相关设计工作中需要将电路的分布问题作为着手点，设计出更加优良的电磁兼容性，从而在这基础上实现杂散水平的进一步降低，从而保证整个系统性能的改良。
参考文献
[1]张吉利.低功耗频率综合器及其校准技术的研究与实现[D].中国科学技术大学，2018.
[2]刘晓东.低功耗低噪声宽带锁相环频率综合器设计研究[D].中国科学院大学，2014.
[3]汪瀚.基于锁相环结构的频率综合器芯片电路设计[D].中国科学技术大学，2014.
关键词：频率合成器;宽带;低噪声;设计;研究
1 设计方案
为了方便实验，本文采用的是在日常工作中经常用到的PLL结构，以此来产生低相位噪声且超宽带的信号。频率综合器所输出的范围大约在7.12至9.12赫兹之间，且相位噪声每赫兹需要小于等于-96dBc，杂散的抑制需要在-70dBc之间，且频率步进需要大约在8MHz。因为在本次设计研究工作中所选择的是传统的PLL结构，因此其电路相对来说是比较简单的，只要选择合理的优质配件就完全可以在保证高性能的同时实现整个设计工作的低成本。以下所用到的是输出为80MHz的OCXO晶振，以此来作为参考保证整个设计工作数据的准确性，芯片所采用的是PLL的锁相环GM4704，在其工作中可以产生高達10GHz的频率[2]。采用该款芯片的主要原因是其功耗在同款芯片中是最低的，且其电路构造也是非常简单的。下图1正是本人对相关电路框图的展示。
2 相关指标设计
对低功耗低噪声宽带锁相环频率综合器的设计工作主要是通过三方面的分析来实现的，因此下文主要对相位噪声、杂散和环路滤波器的问题分析了造成当下频率综合器功耗高且噪声大的主要原因，并针对当下存在的问题及造成其功耗高和噪声大的问题进行了研究，提出了具体的改进措施和设计方案[3]。
2.1 相位噪声问题设计
想要让锁相环的相位噪声充分发挥其作用，单单是依靠分频器的指令来实现是不可能的。要想保证其作用主要需要从六个方面来考虑。一是需要考虑分频器在工作的过程中其产生的附加抖动噪声;二是需要考虑VOC灵敏度，这也是影响其作用发挥的主要因素之一;三是需要考虑鉴相器中的周期杂散问题，电荷泵所产生的噪声;四是需要考虑环路贷款和环路滤波器两者的问题;五是需要考虑参考信号源的问题，其噪声频谱是需要考虑的主要问题;流失需要分析芯片在工作中的主要模式是什么，对其整数和小数所调制的类型进行分析[4]。只有这六个问题能够充分了解才能保证整个设计工作的准确和完整，不同部件之间是相互影响互相合作的，因此在设计工作的时候也不能仅仅是对一方面的部件问题进行思考和设计，而是要从部件的整体性出发，对其进行合理的分析。
2.2 杂散问题设计
杂散的产生主要原因是VOC在工作中所产生的频率与鉴相频率之间的关系调整存在问题，其之间没有实现倍数的关系。所以在工作的过程中就会导致两者互调产生了杂散的频带，且如果两者之间的关系呈现整倍数的时候两者之间的杂散值会达到最高。所有在外界存在的耦合都会产生一定的辐射，进而影响到整个VOC工作的环境，造成杂散现象的产生，因此在相关设计工作的过程中需要了解在工作中产生的杂散具体原因是什么，根据其产生的原因进行分析，从而找出最合适的解决方案。在当下的设计工作过程中首先需要了解杂散以及各个电磁的数值，根据本人在实际工作中的研究了解到，影响其杂散情况的主要是d和m的数值，当m小于4的时候，其具体杂散的情况是可以忽略不计的，因此在设计相关部件的过程中，可以通过调节CP的偏置电流实现对杂散现象的抑制。不仅如此，在对PCB布线工作的过程中也需要严格遵循相关的电磁兼容的问题，加强对电源滤波相关工作的建设，如果在工作的过程中出现控制信号不适应的问题，应该及时进行关闭，这样的化可以保证杂散工作出现的频率，抑制杂散现象的产生[5]。
2.3 环路滤波器问题
在锁相环设计工作中还需要重点注意的是对环路滤波器的设计，在当下的设计工作中需要注意的是要对环路宽带的问题折中分析，也就是说在当下的设计工作中是无法通过采用大宽带或者小宽带完成功耗小和噪声低的问题，因此需要对两方面的问题进行集中分析，解决主要矛盾。在宽带小的环境中能够降低近端相噪，防止带外杂质的产生，主要缺点是其环路锁定需要较多的时间，因此效率会比较慢;采用大宽带相较于小宽带可以保证整体环路锁定时间大大减少，其工作效率要更高，但是其抑制带外杂散的能力就会相对来说要差些[4]。图2是本人针对环路滤波器构造绘制的解析图。
根据对上图的分析和设计，利用PLL锁相环相关设计分析中可以了解到Cb=1nF，Rb1=Rb2=1KΩ，且R2的数值是在130Ω，R3的数值也是130Ω，R4是1KΩ。这时环路宽带的数值为250KHz，且相位裕度是58°，经过本人的检验和分析，该项数据真实有效，且可以作为整个调查中的真实数据对相关设计工作进行调整，且在日常实际的工作情况下也是可以直接用来进行设计工作的，因此该数据具有一定的真实性和正确性。
3.电路效果测试
为了保证整个杂散指标的数值能够符合整个设计工作的要求，供电相关的设计中需要对隔离和屏蔽工作适当加强，其产生的电流，直接供给GM4704，减少中间不必要的环节，通过减少其在输送环节中产生干扰，防止因为中间过程过于复杂影响整个设计中的杂散情况。在系统的操作过程中，需要将PLL电路和控制电路进行分别装置，并保证其在工作中两者之间交集问题得以妥善解决，避免因为两者交流且电流信号相互影响的原因造成干扰过多，产生不必要的杂散现象，影响整个系统的工作。不仅如此，在系统中环路滤波器放大需要通过低噪声的电压实现，且其放大器也需要实施滤波处理工作，防止放大器在工作中产生一定的杂散，导致其他工作无法顺利进行。
4.结束语
由以上分析可知此频率综合器是符合所要求的指标的，其杂散和相位噪声问题均得到了有效的解决，且在运行过程中整体是非常稳定的，具有实用价值，因此此设计方案可以应用于同类型的频率综合器设计工作中。需要注意的是，在以后的相关设计工作中需要将电路的分布问题作为着手点，设计出更加优良的电磁兼容性，从而在这基础上实现杂散水平的进一步降低，从而保证整个系统性能的改良。
参考文献
[1]张吉利.低功耗频率综合器及其校准技术的研究与实现[D].中国科学技术大学，2018.
[2]刘晓东.低功耗低噪声宽带锁相环频率综合器设计研究[D].中国科学院大学，2014.
[3]汪瀚.基于锁相环结构的频率综合器芯片电路设计[D].中国科学技术大学，2014.