论文部分内容阅读
本文介绍了采用纯数字相位合成法设计的高性能时钟50%占空比调节电路PB-DCC（Phase-Blending Du-ty-Cycle Corrector）.相比于传统的占空比调节方式,此电路通过采用SMD（Synchronous Mirror Delay）技术具有较强的抗PVT（Process,Voltage and Temperature）变化的能力,输出时钟和原时钟完全同步和较快的调节速度等特点.经0.13μmCMOS工艺版图实现后HSPICE模拟表明,该占空比调节电路对占空比在10%-90%范围内的