论文部分内容阅读
应用VHDL硬件描述语言对增量式编码器接口电路进行设计,该电路实现了光电编码器的四倍频、双向计数的功能以及与ARM的接口定义,并在Quartus II环境下给出了VHDL的时序仿真结果。通过Quartus II软件的在线逻辑分析仪实时采集ARM与FPGA通信时的信号值,从而验证设计的可行性。