论文部分内容阅读
Tensilica宣布推出其面向密集计算数据平面和DSP(数据信号处理器)如成像、视频、网络和有线/无线基带通信的处理器IP,通过内建Tensllica面向SOC的Xtensa LX4数据平面处理器(DPU)可以将这些应用数据带宽提高4倍!
新的Xtensa LX4 DPU支持更高的本地数据存储位宽,最高到每周期1024比特,支持更宽的128位VLIW(超长指令字)指令。
Xtensa LX4 DPU有4倍本地存储器带宽,每个周期最多可以完成2个512位的存取操作,设计师现在可以轻易实现超宽SIMD DSP,它可以将更多数据同时送给MAC(乘加运算),使每个时钟周期性能大大提升,这使得Xtensa Lx4 DPu特别适合于有线和无线基带处理、视频前处理和后处理、图像信号处理和各种网络包处理应用。
Xtensa LX4 DPU的FLIX指令可以在提供超高性能的同时减小代码体积,Tensilica的Xtensa c/c++编译器可以从源代码中推断出并行性,并自动将多个不同操作并行化为一条FLlX指令。一个带有FLIX指令的Xtensa LX4 DPU能以很低的时钟频率运行并行操作,它提供的性能可以与时钟频率更高体积更大的非VLIW内核相媲美,而在完成相同任务时它的功耗更低!
利用Tensilica的开发工具,不仅可以自动生成DPU硬件,还可以生成相匹配的复杂软件工具链,因为所有的Xtensa处理器都包括了一套相同的基本指令集,所以基于这套基本指令集的的第三方应用软件可以运行在所有Xtensa处理器上,甚至是深度定制后的Xtensa DPU。
可定制Xtensa DPU与主流操作系统、DEBUG和ICE(在线仿真器)方案都兼容,每个XtensaDPU都有自动生成的完整的软件工具链,包括一个基于Eclipse框架的高级集成开发环境,一个世界级编译器,一个周期精确且兼容SystemC的指令集仿真器以及完整的工业标准GNU工具链。
在45nm工艺下基本型XtensaLx4 DPU时钟频率可以超过1GHz,而大小只有0.044mm2。
新的Xtensa LX4 DPU支持更高的本地数据存储位宽,最高到每周期1024比特,支持更宽的128位VLIW(超长指令字)指令。
Xtensa LX4 DPU有4倍本地存储器带宽,每个周期最多可以完成2个512位的存取操作,设计师现在可以轻易实现超宽SIMD DSP,它可以将更多数据同时送给MAC(乘加运算),使每个时钟周期性能大大提升,这使得Xtensa Lx4 DPu特别适合于有线和无线基带处理、视频前处理和后处理、图像信号处理和各种网络包处理应用。
Xtensa LX4 DPU的FLIX指令可以在提供超高性能的同时减小代码体积,Tensilica的Xtensa c/c++编译器可以从源代码中推断出并行性,并自动将多个不同操作并行化为一条FLlX指令。一个带有FLIX指令的Xtensa LX4 DPU能以很低的时钟频率运行并行操作,它提供的性能可以与时钟频率更高体积更大的非VLIW内核相媲美,而在完成相同任务时它的功耗更低!
利用Tensilica的开发工具,不仅可以自动生成DPU硬件,还可以生成相匹配的复杂软件工具链,因为所有的Xtensa处理器都包括了一套相同的基本指令集,所以基于这套基本指令集的的第三方应用软件可以运行在所有Xtensa处理器上,甚至是深度定制后的Xtensa DPU。
可定制Xtensa DPU与主流操作系统、DEBUG和ICE(在线仿真器)方案都兼容,每个XtensaDPU都有自动生成的完整的软件工具链,包括一个基于Eclipse框架的高级集成开发环境,一个世界级编译器,一个周期精确且兼容SystemC的指令集仿真器以及完整的工业标准GNU工具链。
在45nm工艺下基本型XtensaLx4 DPU时钟频率可以超过1GHz,而大小只有0.044mm2。