论文部分内容阅读
论述了一个为构造编译型VHDL模拟系统而设计的模拟核心库.它采用事件驱动的模拟算法进行元件调度,使其适用于同步电路和异步电路的模拟;采用多值延迟模型,可同时完成功能验证和时序验证工作;采用多数据类型表示形式,适用于从系统行为级、寄存器传输级到逻辑门级的设计模拟验证工作.模拟核心库使用标准C++语言设计,采用面向对象编程思想构造核心库的结构,并使用C++虚接口为被模拟系统提供简单的建模接口.通过实验证明此模拟核心库具有简单、正确、高效、可扩充和平台通用等优点,适合于编译型模拟系统的构造.