论文部分内容阅读
研究了电力电子数字控制系统环路时延的组成部分,利用频率特性分析了时延对系统带宽的影响。阐述了多处理器非同步造成的新问题,利用根轨迹法分析了时延对系统稳定性的影响。提出用于克服电力电子环路时延的指数外推法,并证明了指数外推法与线性外推法的内在统一性。与常规线性外推法相比,指数外推法能有效减小时延的影响,特别适合于时延大、输出频率较高的电力电子数字控制系统。最后通过仿真和实验验证了分析的正确性和算法有效性。