论文部分内容阅读
高速下行分组接入（HSDPA）技术是实现提高3G网络高速下行数据传输速率最为重要的技术,F-HARQ为其核心技术。在分析各种混合重传请求技术（HARQ）原理基础上,完成发送端F-HARQ硬件模块的设计及其Verilog实现,并通过FPGA仿真验证,结果表明所设计的硬件模块发送速率达到50MHz。