论文部分内容阅读
随着半导体特征工艺尺寸的缩小,IC芯片的物理参数和电学参数的波动越来越明显,特别是在高速芯片的设计中,那些满足简单功能性验证的芯片,就有可能由于时序的不满足导致厂商莫大的损失。重点在于给芯片设计者一个简要的静态时序分析（Static Timing Analysis简称STA）的概况。通过一个简单的例子,主要阐述了：面对伴随着半导体工艺特征尺寸缩小而来的时序问题,STA各自不同的分析算法及其对分析结果的影响;以及真正设计过程中如何借助EDA工具与约束文件实现这样的算法。期望给予所有的IC设计者关于STA的一