论文部分内容阅读
研究了抽取与插入单元的基本原理，提出了一种可重构的抽取与插入硬件电路，并对核心模块控制信息生成电路进行了深入研究。可重构硬件电路通过配置能够灵活高效地实现32bit、64bit、128bit、256bit等位宽抽取与插入操作。该设计在Ahera公司的FPGA上进行了功能验证，并在Synopsys公司的Design Compiler上进行了逻辑综合、优化。结果表明，在CMOS0．13μm工艺下，可重构移位单元硬件架构核心频率可以达到350MHz。