论文部分内容阅读
本文提出一种改进加权比特翻转算法用于解决传统加权比特翻转算法FPGA实现时出现的性能恶化现象。仿真实验表明,加权比特翻转算法译码过程中出现的"伪零值"现象,是造成加权比特翻转算法利用FPGA平台实现时出现性能恶化的主要原因。本文算法通过修正校验节点品质因素值解决"伪零值"问题,进而使得改进算法利用FPGA平台实现时可以获得较好地仿真性能。实验结果验证了本文算法的有效性。