论文部分内容阅读
介绍一种采用FPGA计算2 048点10 bit块浮点的FFT（Fast Fourier Transform）的硬件实现方法。采用递归结构实现FFT处理模块,硬件资源消耗少;采用块浮点算法实现蝶形运算中的乘加运算,有很好的速度和精度;根据旋转因子特性减少50%的ROM资源。同时,本算法在高频带内幅值和频率检测更加精确。