论文部分内容阅读
随着集成密度的增大以及工作电压的降低，基于SRAM的FPGA芯片更加容易受到单粒子翻转的影响。提出了一种基于通用布局布线工具VPR的抗辐射布线算法，通过改变相关布线资源节点的成本函数，来减少因单粒子翻转引起的桥接错误，并与VPR比较下板测试结果。实验结果表明，该布线算法可以使芯片的容错性能提升20％左右，并且不需要增加额外的硬件资源或引入电路冗余。