基于数据预取的多核处理器末级缓存优化方法

来源 :计算机辅助设计与图形学学报 | 被引量 : 9次 | 上传用户:ning012
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
末级缓存的性能已成为影响多核处理器整体性能的关键因素.基于多核处理器在处理并行程序时各处理器核访存行为的相似性,提出一种降低访存缺失率的数据预取方法.首先记录各处理器核的访存缺失历史;然后通过分析历史信息预测各处理器核之间末级缓存缺失的关联关系,采用数据预取的方式,在处理器核出现读缺失之前为其末级缓存提供数据块.实验结果表明,对于4核和16核处理器系统,该方法可以分别降低末级缓存缺失率9.8%和18.4%,提高性能4.0%与12.4%.
其他文献
随着工艺的进步,互连线的时延对芯片时延的影响日益突出。目前简单的Elmore模型已经不能表现互连线的传输线效应和满足超深亚微米高速电路设计对互连线时延精度的要求。本文
建筑物三维模型较为真实地展示了建筑形体的各组成部分,给人一种更为直观的感性认识.本文以泰和县槎滩陂古代水利工程为例,在完成特征数据采集的基础上,综合利用Auto CAD强大