论文部分内容阅读
由于半导体芯片设计已经到了纳米量级,单位面积内的标准单元越来越密集。这个可以不断提升芯片的集成度,但同时也让单位面积内的电流密度或者说单位面积的功耗密度不断增加。这就需要数字后端工程师需要在电路设计中考虑电源网络和功耗问题,目的是不要出现过大的压降。目前行业内对最终电压降的违例大多是通过手动修复的方式。这种方式的效率非常低。布局布线工具如cadence的innovus也提供了自动修复的流程。但是默认流程的修复效果不能在最终的签核(signoff)工具中得到验证。这是由于行业内大多设计公司采用了Synops