论文部分内容阅读
介绍了一种基于FPGA技术的视频压缩IPcore (Intellectual Property core，智力产权)设计。设计中综合运用了分布式算法、并行运算和流水线单元，通过VerilogHDL(Verilog Hardware Description Language)硬件描述语言描述运算单元及其结构配置。整个系统能在27MHz系统时钟下工作。