论文部分内容阅读
介绍了一种阵列布局优化的256kb（8k×32位）低功耗SRAM。通过采用分级位线和局部灵敏放大器结构，减少位线上的负载电容；通过电压产生电路，获得写操作所需的参考电压，降低写操作时的位线电压摆动幅度，有效地减少了SRAM读写操作时的动态功耗。与传统结构的SRAM相比，该256 kb SRAM的写功耗可减少37．70mW。