8位高速微控制器IP软核的设计与实现

来源 :电子设计应用 | 被引量 : 0次 | 上传用户：neusoftlyh

【摘要】

：

本文介绍了一种8位高速微控制器IP软核的设计，该IP采用哈佛总线和二级流水线，指令集与PIC16F676兼容。本文按照自顶而下的设计流程，首先定义了该MCUIP核的顶层功能和体系结构，然

【作者】

：

【机构】

：

成都电子科技大学微电子与固体电子学院

【出处】

：

电子设计应用

【发表日期】

：

2007年3期

【关键词】

：

下载到本地 , 更方便阅读

下载此文赞助VIP

声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架

论文部分内容阅读

本文介绍了一种8位高速微控制器IP软核的设计，该IP采用哈佛总线和二级流水线，指令集与PIC16F676兼容。本文按照自顶而下的设计流程，首先定义了该MCUIP核的顶层功能和体系结构，然后对各单元模块进行了详细的设计，讲述了IP软核的设计方法及其仿真验证，并对该微控制器的读／写时序进行了分析。

其他文献

英飞凌公司推出采用SUPerS08和S308（Shrink SuperS08）封装的40V、60V和80V OptiMOS3N沟道MOSFET，在以上击穿电压下可提供无铅封装形式下的低导通电阻。与标准TO封装相比，SuperS08

期刊

本文采用套筒式级联增益自举电路，设计了一种用于高速、高分辨率ADC的CMOS全差分运算放大器，达到了高增益、低功耗的设计目标。在3．3V电源电压下，基于TSMC0．35μmCMOS工艺模型，本设

期刊