- 您的位置
- 首页
- 期刊论文
- 同步数字集成电路设计中的时钟偏移分析
【摘 要】
：
'.$navinfor[smalltext].'
';
}
?>
【作 者】
：
';
foreach($pd_record as $writer){
$str .= '
'.$writer. ' ';
}
$str = trim($str,'，').'
';
}
echo $str;
?>
【机 构】
：
'.$navinfor[author_org].'
';
}
?>
【出 处】
：
'.$navinfor[befrom].'
';
}
?>
【发表日期】
：
'.$navinfor[year].'年'.$navinfor[issue_num].'期
';
}
?>
【关键词】
：
';
foreach($pd_record as $keyboard){
$str .= '
'.$keyboard. ' ';
}
$str = trim($str,'，').'
【基金项目】
：
'.$navinfor[fund_info].'
';
}
?>
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
随着社会经济的迅速发展,同步集成电路的设计应用,在推动我国电子行业发展的同时,还给人们的日常生活带来了极大的便利。然而在实际设计中,受时钟偏移的影响,同步数字集成电路的整体性能无法得到保障,这些,都将成为当前同步数字集成电路设计人员急需完善的问题。在此,本文针对同步数字集成电路设计中的时钟偏移这一问题,做以下论述。
其他文献
[e:loop={"SELECT * FROM phome_ecms_lunwen WHERE id BETWEEN $js AND $ks ",0,24,0}]
[/e:loop]
其他学术论文
[e:loop={"select * from phome_ecms_lunwen st where st.id in ($randids)",20,24,0}]