论文部分内容阅读
[摘要] 芯片工艺流程微缩和低介电值材料的限制，3D堆叠技术被视为能否以较小尺寸制造高效能芯片的关键，而硅通孔（TSV）可通过垂直导通整合晶圆堆叠的方式，达到芯片间的电路互连，有助于以更低的成本，提高系统的整合度与效能，是实现集成电路3D化的重要途径。未来，TSV的应用将取决于制造成本的进一步降低，业界对TSV发展途径的认识统一。
[关键词] 集成电路 制造工艺 硅通孔 TSV
[中图分类号] TN405 [文献标识码] B [文章编号] 1674-2583（2014）09-0030-02
因为工艺流程微缩和低介电值材料的限制，3D堆叠技术被视为能否以较小尺寸制造高效能芯片的关键，而硅通孔（TSV）可通过垂直导通整合晶圆堆叠的方式，达到芯片间的电路互连，有助于以更低的成本，提高系统的整合度与效能，是实现集成电路3D化的重要途径。目前，各大半导体厂商均已将TSV纳入技术蓝图，TSV应用开始起步。未来，TSV的应用将取决于制造成本的进一步降低，以及业界对TSV发展途径的认识统一。
1 硅通孔TSV应用起步
硅通孔TSV目前的应用主要集中在两个方面：一是网络大数据，二是内存制造领域。
TSV技术是半导体集成电路产业迈向3D时代的关键技术。它允许半导体裸片和晶圆以较高的密度互连在一起，将传统的芯片之间引线连接的方式彻底改变，通过在芯片晶圆上开凿微型导孔来实现上下的导通。尽管3D封装可以通过引线键合、倒装（Flip Chip）凸点等各种通路键合技术实现，但TSV技术依然是集成度最高、应用前景最广的方案。
随着各大半导体厂商陆续将TSV立体堆叠纳入技术蓝图，目前TSV应用市场已经开始启动，业界对未来TSV的应用前景十分看好。长电科技副总经理梁新夫认为：TSV目前的应用主要集中在两个方面：一是网络大数据，这个领域对芯片性能要求很高，对价格也不是很敏感；二是内存制造领域，这个领域不断追求更大的存储容量。
市场调研机构Yole Developpement先进封装部市场暨技术分析师Lionel Cadix指出，3D IC通常使用TSV技术来堆栈内存和逻辑IC，预计此类组件将快速成长；预计到2017年应用TSV封装的3D IC或3D-WLCSP平台的产品产值可望增长到400亿美元，占整个半导体市场的9%。
2 推进低成本方案是关键
相比其他解决方案成本更高，是阻碍TSV发展和实际应用的主因之一。
TSV虽然已经得到部分应用，无可否认仍然存在诸多不完善之处，这包括制造成本的降低、技术工艺的完善以及业界对其发展路径认识的统一。
“目前，采用TSV技术的相关成本仍要比其他解决方案更高。”梁新夫表示。这是阻碍TSV发展和实际应用的主因之一。
“TSV现在大家都在努力发展一些低成本的方案，把整个产品的成本降下来。长电实际上已经进行了相关技术的布局，同时推出一些产品。TSV有几种不同的类型，既有应用于主芯片的高密度产品，也有应用于某些特殊领域的芯片，如手机照相机模组、部分传感器等。这些领域的芯片可以通过非高密TSV技术加以实现，成本又可以承受。”梁新夫进一步告诉记者。
3 深孔难题逐步解决
TSV的结构深度是目前主要挑战，3D堆叠设备需要将大于10∶1深宽比的互连结构用铜进行金属化。
工艺制程也是制约TSV成熟和应用的重要因素。“最佳的TSV技术必须能够满足轮廓控制，同时又需要在工艺能力上具备灵活性，能够处理300mm晶圆，具有工艺的重复性、实用性、可靠性。最后还必须满足IC市场所要求的最好的性价比。”应用材料公司中国区事业部资深技术总监赵甘鸣指出。
刻蚀工艺是TSV的关键。尽管TSV制程的集成方式非常多，但都面临一个共同的难题。大多数情况下TSV制作都需要打通不同材料层，包括硅材料，IC中有各种绝缘或导电的薄膜层，刻蚀工艺是关键。
TSV结构的深度则是目前工艺技术中的重要挑战。集成3D堆叠设备需要将大于10∶1深宽比的TSV互连结构用铜进行金属化。孔隙加深有可能造成覆盖效果不佳而造成空洞，而实现无空洞填充又需要较厚的薄膜。只有低成本、可靠的孔隙填充才能实现TSV量产。
不过，这些问题正在逐步得到解决。比如，日前应用材料公司推出的Endura Ventura PVD系统能够完成连续薄屏障层和种子层的硅通孔沉积，沉积出高质量连续的铜种子层，从而打造出性能可靠的硅通孔。更薄的薄膜可带来更卓越的覆盖效果，进一步提高成品率，降低制造成本。
4 亟须达成路线共识
对于TSV工艺开发，目前最需要的是业界尽早就最佳工艺集成方案达成共识。
TSV与常规封装技术有一个明显的不同点，TSV制作可以集成到制造工艺的不同阶段。在晶圆制造COMS或BEOL步骤之前可完成硅通孔，也即通常被称作Via-first，此时TSV制作可以在Fab厂前端金属互连之前进行，实现core-to-core的连接。该方案目前在微处理器等高性能器件领域研究较多，主要作为SoC的替代方案。
此外，TSV也可放在封装阶段生产，通常被称作Via-last。该方案的明显优势是可以不改变现有集成电路流程和设计。目前，部分厂商已开始在高端的Flash和DRAM领域采用Via-last技术即在芯片的周边进行通孔，然后进行芯片或晶圆的层叠。“除此之外，目前还有进行中道封装的提法。”南通富士通总经理石磊表示。
“我们的态度是积极布局和参与TSV技术研发。现在业界还处在讨论之中，到底是前道走还是后道走，或者是中道走，没有统一的认识。只有产业界对不同的器件达成共识才能协同做成这件事情。我们现在能做的是先进行技术储备，预先完成一些技术的开发。TSV成熟与应用关键就要看应用领域的牵引以及前后道的配合。”石磊认为。
对工艺路线认识的不一致，无疑滞后了TSV技术的成熟与应用。ViaFirst工艺的设计需要在IC设计阶段进行，对关键尺寸控制的要求与Via-last制程不同。对于TSV工艺开发，目前最需要的是业界尽早就最佳工艺集成方案达成共识。正是因为业界未能达成共识，目前硅通孔技术可以说还处于开发的早期阶段。
[关键词] 集成电路 制造工艺 硅通孔 TSV
[中图分类号] TN405 [文献标识码] B [文章编号] 1674-2583（2014）09-0030-02
因为工艺流程微缩和低介电值材料的限制，3D堆叠技术被视为能否以较小尺寸制造高效能芯片的关键，而硅通孔（TSV）可通过垂直导通整合晶圆堆叠的方式，达到芯片间的电路互连，有助于以更低的成本，提高系统的整合度与效能，是实现集成电路3D化的重要途径。目前，各大半导体厂商均已将TSV纳入技术蓝图，TSV应用开始起步。未来，TSV的应用将取决于制造成本的进一步降低，以及业界对TSV发展途径的认识统一。
1 硅通孔TSV应用起步
硅通孔TSV目前的应用主要集中在两个方面：一是网络大数据，二是内存制造领域。
TSV技术是半导体集成电路产业迈向3D时代的关键技术。它允许半导体裸片和晶圆以较高的密度互连在一起，将传统的芯片之间引线连接的方式彻底改变，通过在芯片晶圆上开凿微型导孔来实现上下的导通。尽管3D封装可以通过引线键合、倒装（Flip Chip）凸点等各种通路键合技术实现，但TSV技术依然是集成度最高、应用前景最广的方案。
随着各大半导体厂商陆续将TSV立体堆叠纳入技术蓝图，目前TSV应用市场已经开始启动，业界对未来TSV的应用前景十分看好。长电科技副总经理梁新夫认为：TSV目前的应用主要集中在两个方面：一是网络大数据，这个领域对芯片性能要求很高，对价格也不是很敏感；二是内存制造领域，这个领域不断追求更大的存储容量。
市场调研机构Yole Developpement先进封装部市场暨技术分析师Lionel Cadix指出，3D IC通常使用TSV技术来堆栈内存和逻辑IC，预计此类组件将快速成长；预计到2017年应用TSV封装的3D IC或3D-WLCSP平台的产品产值可望增长到400亿美元，占整个半导体市场的9%。
2 推进低成本方案是关键
相比其他解决方案成本更高，是阻碍TSV发展和实际应用的主因之一。
TSV虽然已经得到部分应用，无可否认仍然存在诸多不完善之处，这包括制造成本的降低、技术工艺的完善以及业界对其发展路径认识的统一。
“目前，采用TSV技术的相关成本仍要比其他解决方案更高。”梁新夫表示。这是阻碍TSV发展和实际应用的主因之一。
“TSV现在大家都在努力发展一些低成本的方案，把整个产品的成本降下来。长电实际上已经进行了相关技术的布局，同时推出一些产品。TSV有几种不同的类型，既有应用于主芯片的高密度产品，也有应用于某些特殊领域的芯片，如手机照相机模组、部分传感器等。这些领域的芯片可以通过非高密TSV技术加以实现，成本又可以承受。”梁新夫进一步告诉记者。
3 深孔难题逐步解决
TSV的结构深度是目前主要挑战，3D堆叠设备需要将大于10∶1深宽比的互连结构用铜进行金属化。
工艺制程也是制约TSV成熟和应用的重要因素。“最佳的TSV技术必须能够满足轮廓控制，同时又需要在工艺能力上具备灵活性，能够处理300mm晶圆，具有工艺的重复性、实用性、可靠性。最后还必须满足IC市场所要求的最好的性价比。”应用材料公司中国区事业部资深技术总监赵甘鸣指出。
刻蚀工艺是TSV的关键。尽管TSV制程的集成方式非常多，但都面临一个共同的难题。大多数情况下TSV制作都需要打通不同材料层，包括硅材料，IC中有各种绝缘或导电的薄膜层，刻蚀工艺是关键。
TSV结构的深度则是目前工艺技术中的重要挑战。集成3D堆叠设备需要将大于10∶1深宽比的TSV互连结构用铜进行金属化。孔隙加深有可能造成覆盖效果不佳而造成空洞，而实现无空洞填充又需要较厚的薄膜。只有低成本、可靠的孔隙填充才能实现TSV量产。
不过，这些问题正在逐步得到解决。比如，日前应用材料公司推出的Endura Ventura PVD系统能够完成连续薄屏障层和种子层的硅通孔沉积，沉积出高质量连续的铜种子层，从而打造出性能可靠的硅通孔。更薄的薄膜可带来更卓越的覆盖效果，进一步提高成品率，降低制造成本。
4 亟须达成路线共识
对于TSV工艺开发，目前最需要的是业界尽早就最佳工艺集成方案达成共识。
TSV与常规封装技术有一个明显的不同点，TSV制作可以集成到制造工艺的不同阶段。在晶圆制造COMS或BEOL步骤之前可完成硅通孔，也即通常被称作Via-first，此时TSV制作可以在Fab厂前端金属互连之前进行，实现core-to-core的连接。该方案目前在微处理器等高性能器件领域研究较多，主要作为SoC的替代方案。
此外，TSV也可放在封装阶段生产，通常被称作Via-last。该方案的明显优势是可以不改变现有集成电路流程和设计。目前，部分厂商已开始在高端的Flash和DRAM领域采用Via-last技术即在芯片的周边进行通孔，然后进行芯片或晶圆的层叠。“除此之外，目前还有进行中道封装的提法。”南通富士通总经理石磊表示。
“我们的态度是积极布局和参与TSV技术研发。现在业界还处在讨论之中，到底是前道走还是后道走，或者是中道走，没有统一的认识。只有产业界对不同的器件达成共识才能协同做成这件事情。我们现在能做的是先进行技术储备，预先完成一些技术的开发。TSV成熟与应用关键就要看应用领域的牵引以及前后道的配合。”石磊认为。
对工艺路线认识的不一致，无疑滞后了TSV技术的成熟与应用。ViaFirst工艺的设计需要在IC设计阶段进行，对关键尺寸控制的要求与Via-last制程不同。对于TSV工艺开发，目前最需要的是业界尽早就最佳工艺集成方案达成共识。正是因为业界未能达成共识，目前硅通孔技术可以说还处于开发的早期阶段。