论文部分内容阅读
论文分析了面向多媒体应用的TTA（Transport Triggered Architecture）微处理器的特点和访存要求，提出并设计实现了应用于此款微处理器、采用直接映象规则、写回和按写分配策略的4KB数据Cache．并在全系统环境下对其进行了模拟验证。实验结果说明数据Cache系统在降低命中时间和提高命中率两方面做到了良好的折中．命中时间与芯片流水线处理周期匹配，有效保证了全系统性能的发挥。