新一代卫星数字视频广播系统标准(DVB-S2)采用了功能强大的BCH+LDPC信道编码方式,有效地降低了系统的解调门限,距离理论的香农极限只有0.7~1 dB。本文首先对DVB-S2中BCH+LDPC级联码性能进行分析,验证了级联码优越的性能,证明了BCH码在FEC系统中的作用。针对DVB-S2系统的特点,在传统译码的基础上采用并行译码提高译码速度。译码的3个部分计算校正子、计算关键方程、钱氏搜索均采用适合并行译码方式的设计。针对并行方式带来的硬件复杂度的上升,采用共享公共因子、时分复用等方式来降低一定的硬件复杂度。最后在FPGA上设计并实现了DVB-S2标准中BCH(14400,14232)的8位并行译码器。该译码器占用芯片逻辑单元数为8561,最高时钟频率为71.5 MHZ,符合DVB-S2的要求。