论文部分内容阅读
文章介绍了基于FPGA的高速数据采编器的硬件及逻辑上的研究和设计；硬件上，采用时钟管理芯片的一分三时钟以保证高速AD采样的一致性，LVDS传输加入电缆均衡器的设计，使数据传输距离延长到10m以上，数据信号更加稳定可靠；逻辑上，采用双系统时钟以提高设备的工作稳定性和可靠性，并对A／D采样数据进行重组，并发送给记录器进行存储。单路数据传输速度为59．4MByte／s；该数据记录器已通过温度循环试验、高温老练试验、电磁兼容试验、振动试验等，性能稳定，能够实现数据的高速可靠采样。完全满足工程实践的要求。