论文部分内容阅读
采用一种改进的基-4BOOTH编码和华莱士树的方案,设计了应用于数字音频广播(DAB)SOC中的FFT单元的24×24位符号定点并行乘法器.通过对部分积的符号扩展、(k:2)压缩器、连线方式和最终加法器分割算法的优化设计,可以在18.81ns内完成一次乘法运算.使用FPGA进行验证,并采用chartered 0.35μm COMS工艺进行标准单元实现,工作在50MHz,最大延时为18.81ns,面积为14329.74门。功耗为24.69mW.在相同工艺条件下,将这种乘法器与其它方案进行比较,结果